FPGA工程师面试试题集锦11~20

目录

11:对于多位的异步信号如何进行同步?

12:FPGA和CPLD的区别?

13:锁存器(latch)和触发器(flip-flop)区别?

14:FPGA芯片内有哪两种存储器资源?

15:什么是时钟抖动?

16:FPGA设计中对时钟的使用?(例如分频等)

17:FPGA设计中如何实现同步时序电路的延时?

18:FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?

19:Xilinx中与全局时钟资源和DLL相关的硬件原语:

20:HDL语言的层次概念?


11:对于多位的异步信号如何进行同步?


       对以一位的异步信号可以使用“一位同步器进行同步”,而对于多位的异步信号,可以采用如下方法:1:可以采用保持寄存器加握手信号的方法(多数据,控制,地址);2:特殊的具体应用电路结构,根据应用的不同而不同 ;3:异步FIFO。(最常用的缓存单元是DPRAM)


12:FPGA和CPLD的区别?


FPGA是可编程ASIC。  
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与门阵列等其它ASIC(ApplicaTIon Specific

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值