verilog中event类型及使用

在Verilog仿真中,event关键字用于定义可触发的事件,如posedge_clk表示时钟的上升沿。一个示例展示了如何定义事件occur,并在10个时间单位后触发,导致always块内的b赋值给a。
摘要由CSDN通过智能技术生成

verilog仿真过程中会用到这样的类型定义

event是触发定义关键字,意思就是定义了一个可以触发事件,就像时钟的上升沿下降沿一样

语法使用就是:

event posedge_clk;//定义一个可以触发的事件

-> posedge_clk;//触发该事件

示例:

event occur;//定义了一个可以触发的事件

always@(occur)

        a <= b;

initial begin

        #10

        -> occur;

end

以上代码就是等待10个时间单位后,触发事件occur,之后被always块捕获,将b赋值给a。

评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值