一、双T陷波滤波器（针对其中50Hz仿真计算）
https://www.docin.com/p-1945752171.html
双T型陷波滤波器_Ivan 的专栏-CSDN博客_t型滤波器
https://blog.csdn.net/stephanieyuyu/article/details/8073164
二、50Hz双T陷波滤波器
50Hz工频信号对信号采集有很大影响，必须除去。本设计采用双T带阻（陷波）有源滤波器来滤除50Hz的工频信号，电路图如图3-5所示。
电路的中心频率：
（3-5-1）
对于f > f0 的高频信号，两个串联的电容C阻抗很低，信号可经过电容直接传输到运放的同相输入端即Ui=U+；对于f < f0 的低频信号，电容2C的阻抗非常高，信号可经两个串联的电阻R直接传输到运放的同相端即Ui=U+；只有当f=f0的信号输入时，分别经过两个通道传输：从高通滤波通道（两个电容C和一个电阻R/2构成）输出的电压比输入电压超前一个略小于π/2的相位；从低通滤波通道（两个电阻R和一个电容2C构成）输出电压比输入电压落后一个略小于π/2的相位。两路传输到同相输入端的电压正好大小相等、相位相反，相互抵消，因此放大器输出电压近似为零 [18] 。
图3-5 双T有源陷波器
图3-5中 R4、R5以及运放组成陷波器的正反馈，具有增强信号作用，反馈系数F有公式计算出：
(3-5-2)
陷波器的品质因素Q,决定滤波器的选择性，高Q对应较窄的阻带而低Q对应较宽的阻带。本设计中由于只要求衰减50Hz信号，其它频率尽量保留，因此需要提高Q。Q值的计算公式为：
(3-5-3)
阻带BW的公式为：
(3-5-4)
陷波深度公式为： 陷波深度=20lg（Uomin/Ui） (3-5-5)
根据式3-5-1可以计算，如果要滤除50Hz的噪声，必须选择好电阻R以及电容C，分别可以选择C= 0.1uF和R=33KΩ、C=0.33uF和R=10KΩ、C=0.33uF和R=11KΩ以及C=0.33uF和R=12 KΩ，然后使用信号发生器输入幅度1000mV，频率变化的正弦信号以及使用示波器进行观察，获得的下陷曲线如表5-3(a)所示。
由表5-3(a)可以看出，C=0.33uF和R=11KΩ时的陷波效果最理想，所以R选取了11KΩ,电容C选取了0.33uF。但是其阻带还比较宽，还不符合要求，根据式2-5-2、2-5-3及2-5-4可以知道，改变R5和R4可以改变阻带宽度。
R4固定为1KΩ，通过改变R5的值，进行实验，对比效果，R5分别取值：10KΩ、20KΩ、30KΩ、40KΩ、50KΩ、60KΩ、70KΩ、80KΩ、90KΩ、100KΩ，数据记录如表5-3(b)所示。
三、请问LC低通滤波电路要滤除50Hz工频干扰,截止频率应该设为多少？
答案解析：确定是低通滤波器而不是陷波器?
LC构成二阶滤波器,每一个倍频程衰减12dB；
取25Hz时为 0dB,则50Hz时为 -12dB；
如果你认为衰减12dB已经足够的话,那么截止频率就=25Hz;
四、50Hz和100Hz的工频干扰怎么抑制
https://www.amobbs.com/thread-865969-1-1.html
心电图，工频干扰抑制
答：滤除工频干扰，用50Hz陷波器最好
答：心电吧？硬件上要做50HZ陷波器（带阻）=高通滤波+低通滤波
答：50和 100的公约数的频率采样
答：但是用双T陷波电路，在0-100hz带宽内的响应波动就会影响了啊……用自适应相干模板法，但是程序就要复杂了点。
答：1，POWER 用 DCDC隔离
2, 信号用光藕隔离
3，软件用维纳滤波。有用信号也在50/100HZ，不能用陷波器
答：硬件上建议把放大电路形式修改下，通常50HZ 100HZ这些都是来自外部的共模干扰，要具有能够抑制共模干扰的形式，简单点的话就改成一个运放的差分放大器结构，实验过可以很明显的抑制外部不同频率的共模干扰，要求更高的话就采用三运放的仪表放大器结构，或者干脆用INA128 AD620这类的仪表运放。
由于市电的频率不是很稳定的，你观察波形就会发现，实际上始终在一定范围内变化的，因此完全靠软件50、100公约数的采样方式无法达到更高的要求，主要看你的应用要求了，
50和 100的公约数的频率采样下面如何恢复
Fsignal>0.5Fsample的有用信号？
如何克服信号的混叠～～
50和 100的公约数的频率采样
就是50HZ了
但是信号带宽有100HZ呀，那就不符合奈奎斯特采样定理了呀～～～～
AD后面无法恢复出频率高于25HZ的有用信号了呀～～～
答：ADC的采样平率当然不是在这么低的频率 ，应该是比较高的频率采样，某些ADC内部有数字滤波功能，可以通过寄存器设置输出字速率来对50HZ的频率进行抑制，这样每次单片机读取ADC的频率是50HZ,但是实际的采样频率远远高于这个频率。
AD77xx，CS55XX这些芯片都有数字滤波的功能，只要设置对应的寄存器就可以滤掉工频干扰
记得有一个文档描述这样进行50 和 60HZde 频率都进行抑制的文档，找了一下 没找到，大概是CS55xx的芯片的相应的文档
五、工频干扰频谱测量_50Hz 工频电磁场干扰的消除方案
https://blog.csdn.net/weixin_39952182/article/details/112513444
工频干扰频谱测量_50Hz 工频电磁场干扰的消除方案_weixin_39952182的博客-CSDN博客
由于是测量电路存在周期性波动，那工频电磁场扰动的可能性更大，用示波器观测工频电磁场波形如图 1，
一般认为 50Hz 工频电磁场干扰是由两方面原因产生：
50Hz 工频干扰通过传导进入系统；隔离，滤波
50Hz 工频干扰通过空间耦合进入系统。降低回路面积，屏蔽
针对上述问题，消除 50Hz 工频电磁场干扰的方法也相对明确，有下述四种方案可供电路设计者去参考：
1、利用电气隔离，阻断工频干扰的传导路径；
2、敏感电路处搭建共模抑制和滤波电路，滤除进入输入通道的工频扰动；
3、软件中构建 IIR 陷波或者 FIR 带阻数字滤波器，消除工频干扰对测量结果的影响；
4、降低测量引线回路面积，增加屏蔽，减弱空间耦合效应。
ZLG 推出一款双通道热电阻隔离测温模块 TPS02R，转为敏感电路而设计，充分考虑 50Hz 工频干扰，如图 2，我司采用多种方案抑制工频干扰，使得 TPS02R 模块分辨率可达 0．01℃，且可以长时间稳定运行。
图 2 TPS02R 系统方案
如上图系统方案所示，针对 50Hz 工频干扰，在“基准缓冲电路”中，采用硬件滤波电路，降低 50Hz 工频对 ADC芯片基准电压的影响。如图 3，本质上是一个电压跟随缓冲电路结合低通滤波器，R1C1 针对 50Hz 滤波，R2R3C2C3 针对 50Hz 高次谐波的过滤。
图 3 缓冲滤波电路
关于-3db截止频率_qingfeng_博客-CSDN博客_低通滤波器3db截止频率
具体－3dB 频率响应计算如式 1
－3dB也叫半功率点（功率）或截止频率点(电压电流)。这时功率是正常时的一半0.5，电压或电流是正常时的0.707。20log(0.707)=－3dB ，10 lg0.5= -3dB
10 lg2 = 3dB ，10 lg0.5= -3dB ,+3 dB表示增大为两倍，-3 dB表示下降为1/2
+3 dB，表示功率增加为2倍；+10 dB，表示功率增加为10倍。
-3 dB，表示功率减小为1/2；-10 dB，表示功率减小为1/10。
功率是10*lgX,K=10lg(Po/Pi)
电压电流等20*lgX,K=20lg(Vo/Vi)
0dB表示输出与输入或两个比较信号一样大。
ADC 芯片内部 PGA 采用仪表放大器结构大幅度衰减共模工频干扰，且内置数字处理器，对输入信号进行数字滤波处理，其中数字滤波算法频率响应如图 4 所
示，数字滤波算法的陷波点在 10Hz、20Hz、40Hz、80Hz 频率的整数倍处响应，所以选择 10Hz 频率的输出，可以一定程度的衰减 50Hz 工频扰动。
图 4 数字滤波器频率响应
结合电气隔离方案从源头处防止 50Hz 工频从电源处传导进入系统影响敏感信号采集端。模块采用四层板布局，大面积敷铜接地，让地阻抗降到极低，系统的信号回路尽可能缩短，从而抑制 50Hz 工频干扰的产生。
上述四种方案均运用在我司高精度测温模块 TPS02R 上，对于 50Hz 工频电磁场干扰，TPS02R 有很强的适应性，现将我司 TPS02R 与一款 RTD 非隔离测量方案做对比：
图 5 相关产品实测数据
————————————————
版权声明：本文为CSDN博主「weixin_39952182」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：工频干扰频谱测量_50Hz 工频电磁场干扰的消除方案_weixin_39952182的博客-CSDN博客
注：一般抗混叠滤波器指的是ADC前端的滤波器，而sigma-delta ADC内部会集成一些陷波器，来实现工频50Hz和60Hz陷波，总的好处就是ADC有更好的抗噪声性能。
六、陷波器介绍_50Hz工频信号陷波器设计
1628
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
