电路设计语言: verilog / VHDL
电路仿真工具:VCS/ VSS Synopsys
仿真综合:DC Compile Synopsys
布局布线:candence
静态时序分析:Prime time Synopsys
测试:DFT Compile Synopsys
电路设计语言: verilog / VHDL
电路仿真工具:VCS/ VSS Synopsys
仿真综合:DC Compile Synopsys
布局布线:candence
静态时序分析:Prime time Synopsys
测试:DFT Compile Synopsys