FPGA面试专题——寄存器和锁存器的区别

1、简述：

寄存器时钟边沿敏感，在时钟有效沿来临时输出才会随输入改变；

锁存器电平敏感，锁存信号无效时，输出总是随输入改变；

2、详细：

面试中按照简述中的答法，肯定是不够的；只有分析的全面透彻才能让人眼前一亮；

总结：

相同点：

锁存器和寄存器均为具有记忆功能的二进制存贮器件

直观区别：

寄存器时钟边沿敏感，在时钟有效沿来临时输出才会随输入改变；

锁存器电平敏感，锁存信号无效时，输出总是随输入改变；

设计中避免出现锁存器的原因：

锁存器电平敏感，锁存信号无效时latch相当于通路，易产生毛刺，导致时序分析困难；

资源相关：

• 在ASIC中使用 latch的集成度比DFF高
• 在FPGA中使用寄存器的集成度比latch高

如果使用门电路来搭建latch和DFF，则latch消耗的门资源比DFF要少，这是latch比DFF优越的地方。所以，在ASIC中使用 latch的集成度比DFF高，但在FPGA中正好相反，因为FPGA中没有标准的latch单元，但有DFF单元，一个LATCH需要多个LE才能实现。

寄存器、锁存器、缓存器的区别和原理