【Nios II】以SOPC开发流程完成流水灯以及串口输出实验

一、前言

实验内容及步骤

使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括：
(1) 在 Quartus Prime 中建立一个工程；
(2) 使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统；
(3) 在 Quartus Prime 工程中编译基于 Nios II 的硬件系统并生成配置文件.sof；
(4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++工程，编写一简单用户程序，在
Nios II SBT 中编译程序生成可执行文件.elf；
(5) 将配置文件.sof 和可执行文件.elf 都下载到 FPGA 进行调试运行。

实验原理
控制 LED 灯闪烁的用户程序代码很小，可将其固化在片内 ROM 来执行。变量、堆栈
等空间使用片内 RAM，不使用任何片外存储器。整个系统的框图如图 1 所示。
从图 1.1 控制 LED 闪烁的系统框图可知，其它逻辑与 Nios II 系统一样可存在于 FPGA
中。Nios II 系统可与其它片内逻辑相互作用，取决于整个系统的需要。为了简单起见，本实
验在 FPGA 内不包括其它逻辑。

二、实验过程记录

2.1 设计硬件

1、新建项目

创建了一个名为helloworld的项目

2、Qsys系统设计

打开Qsys设计界面，点击【File】→【Save】保存文件

点击edit，并时钟设为 50M Hz。

添加 Nios II 32-bit CPU，在搜索框输入nios

右击添加的 Nios II 32-bit CPU 元件，点击【Rename】，重命名为【cpu】

cpu 的 clk 和 reset_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连

同样的方法添加 jtag uart 接口
重命名为【jtag_uart】
进行 clk、reset、avalon_jtag_slave 的连线，以及中断 irq 连线，中断号设为 0。


同样的方法添加片上存储器 On-Chip Memory（RAM）核<