【Quartus II】基于 NIOSII 软核的流水灯实验

机智的橙子

已于 2024-12-19 19:18:47 修改

阅读量3.7k

点赞数 8

分类专栏： FPGA 文章标签： fpga开发

于 2022-04-08 19:08:33 首次发布

本文链接：https://blog.csdn.net/qq_45659777/article/details/124034204

版权

FPGA 专栏收录该内容

27 篇文章

订阅专栏

本文详细介绍了如何使用Quartus II、Platform Designer和Nios II SBT进行基于NIOSII软核的流水灯实验。通过创建工程、定制硬件系统、编写C/C++程序以及下载调试，实现了FPGA中的LED流水灯控制。实验旨在掌握Quartus Prime、SOPC开发流程和Nios II软核的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章目录

- 一.基于 NIOSII 软核的流水灯实验
- - 1、实验目的*
  - 2、实验设备
  - 3、实验内容
  - 4、实验原理
  - 5、实验步骤
  - - 1.硬件设计
    - 2.软件设计
    - 3.运行项目
- 二.总结
- 三.参考链接

一.基于 NIOSII 软核的流水灯实验

1、实验目的*

（1）学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；
（2）初步了解 SOPC的开发流程，基本掌握 Nios II 软核的定制方法；
（3）掌握 Nios II 软件的开发流程，软件的基本调式方法。

2、实验设备

硬件：PC 机、DE2-115 FPGA 实验开发平台；
软件：Quartus Prime 18.1、Platform Designer、Nios II SBT

3、实验内容

使用 FPGA 资源搭建一个简单 Nios II 处理器系统，具体包括：
(1) 在 Quartus Prime 中建立一个工程；
(2)使用 PD 建立并生成一个简单的基于 Nios II 的硬件系统；
(3) 在 Quartus Prime 工程中编译基于 Nios II的硬件系统并生成配置文件.sof；
(4) 在 Nios II SBT 中建立对应硬件系统的用户 C/C++工程，编写一简单用户程序，在Nios II SBT 中编译程序生成可执行文件.elf；
(5) 将配置文件.sof 和可执行文件.elf 都下载到 FPGA进行调试运行。

4、实验原理

控制 LED 灯闪烁的用户程序代码很小，可将其固化在片内 ROM 来执行。变量、堆栈等空间使用片内RAM，不使用任何片外存储器。整个系统的框图如图 1 所示。从图 1.1 控制 LED 闪烁的系统框图可知，其它逻辑与 Nios II系统一样可存在于 FPGA 中。Nios II 系统可与其它片内逻辑相互作用，取决于整个系统的需要。为了简单起见，本实验在 FPGA 内不包括其它逻辑。

5、实验步骤

1.硬件设计

①Quartus II新建项目（同全加器实验新建项目）
②Qsys系统设计
点击Tools–>Qsys启动Qsys工具
在这里插入图片描述
点击file–>save，保存文件名为kernel

双击clk_0，设置时钟

添加CPU和外围器件
添加 Nios II 32-bit CPU
在左边的Library中找到Nios II Proessor，选中，点击Add

在新弹出页面中默认选中Nios II/f

其余页面均保持默认
返回Qsys页面，将 nios2_qsys_0 重命名为 cpu

在这里插入图片描述
将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连
点击该处即可连线

添加 jtag uart 接口
找到JTAG UART，并添加

保持默认设置，点击Finish
返回Qsys页面，能够看见添加的JTAG UART，右键点击，选择Rename，将名称改为JTAG UART
在这里插入图片描述
进行 clk、reset 以及 master-slave 的连线
进行中断 irq 连线

添加片上存储器 On-Chip Memory(RAM)核
找到On-Chip Memory(RAM or ROM)并添加

更改Total memory size为40960

返回Qsys将 onchip_memory2_0 改名为 onchip_ram

进行时钟、数据端口、指令端口的连接
在这里插入图片描述
添加 PIO 接口
找到 PIO并添加

保持默认设置

返回Qsys将pio_0 改名为 pio_led。并在在 Export 栏处双击，把输出口引出来，并命名为 out_led。
进行时钟、数据端口、指令端口的连接

添加片 System ID Peripheral 核
找到System ID Peripheral并添加
保持默认选项，单击 Finish。
在这里插入图片描述

返回Qsys将 sysid_qsys_0 改名为 sysid
进行时钟、数据端口的连接
在这里插入图片描述
完整连线如下：

基地址分配
点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Assign Base Addresses”。
如下图所示：

分配中断号
在 ”IRQ” 标签栏下点选 ”Avalon_jtag_slave” 和 IRQ 的连接点就会为 ”jtag_uart” 核添加一个值为 0 的中断号
在这里插入图片描述
指定 NIos II 的复位和异常地址
从 ”System Contents” 标签栏双击建立好的 cpu 进入 Nios II Processor 的配置界面，配置 Reset Vector 和 Exception Vector 为 ”onchip_ram.s1”，点击 Finish

点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Create Global Reset Network”。完成后会自动连接所有复位端口
在这里插入图片描述
生成 Qsys 系统
点选 ”Generation HDL” 标签栏中 Generate 按钮生成 Qsys 系统

回到Quartus界面
在 Quartus-II 中新建一个原理图，然后在该原理图(BDF)文件中添加 Qsys 生成的系统符号

点击 Assignments-Settings，添加 kernel.qip 文件
在这里插入图片描述
进行逻辑连接和生成管脚

芯片引脚设置
菜单里选择 Assignments-device，然后如下图所示点击 Device pin options

编译

分配物理针脚

2.软件设计

在 Quartus-II 界面，点击Tools，然后点击 Nios II Software Build Tools for Eclipse 打开 Nios II SBT for Eclipse，启动 Workspace 选择当前的项目目录，点 OK
在这里插入图片描述
建立新的软件应用
选择file–>new–>Nios II Application and BSP from Template

在 ”SOPC Information File name” 窗口中选择 kernel.sopcinfo 文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在 ”Project name” 输入 ”helloWorld” ，Project template选择 Hello World
在这里插入图片描述
将 hello_world.c 中的程序修改为流水灯控制程序

#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
int main (void) {
	int count=0;
	alt_u8 led;
	volatile int i;
	while (1)
	{
	    printf("Hello world!\n");
		if (count==7)
		{count=0;}
		else
		{count++;}
		led=led_data[count];
		IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
		i = 0;
		while (i<500000)
			i++;
	}
	return 0;
}

编译
右键单击项目名称，在弹出的菜单中选择 Build Project
在这里插入图片描述
编译完成

3.运行项目

下载测试

把开发板接上电源，USB 接口接电脑。打开电源开关（注意不用下载时请一定关闭开关，以免烧坏板子）。点击软件工具栏上的按钮，则出现下载界面。第一次下载需安装硬件。即在下载界面中点击按钮“hardware setup…”，然后在弹出的对话框中选择“USBblaster”，再点击“ok”，则硬件被安装上。

安装好硬件后，添加相应的下载文件
在这里插入图片描述