SAR ADC （3）——基于电容阵列的DAC转换

最新推荐文章于 2024-05-09 10:47:27 发布
最新推荐文章于 2024-05-09 10:47:27 发布
阅读量3.6k 收藏 22
点赞数 4
分类专栏： 电子仿真工具 candence 文章标签： 芯片
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/crystal_mary/article/details/116198695
版权

SAR ADC （3）——基于电容阵列的DAC转换

最简单的数模转换方式

利用数字码直接控制电容下级板电压
电容采用分段式电容。
这是整体的电容阵列
这是整体的电容阵列采用5-5分段式电容阵列
这是细节图
在这里插入图片描述
其中开关的逻辑我增加有采样，但是在本设计中并没有用到采样部分，因此在数模转换中，将采样部分接地使用。
这里是开关的具体电路
在控制逻辑中，希望数字码为高电平时，输出接vref，通过PMOS实现；当数字码为低电平时将输出接地，用NMOS实现。
在这里插入图片描述
那个open的symbol是栅压自举开关，本来我是想用来采样的，但是其实这部分可以删掉。

crystal_mary
关注
  • 4
    点赞
  • 踩
  • 22
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
电源技术中的设计开关电源转换器中电容阵列的数学方法
11-07
在便携音乐播放器和笔记本/桌面计算机等消费电子设备中，通常会包含ASIC、处理器、存储器和LED背光等器件。作为系统负载，这些器件需在合适的电压下才能正常工作，所以人们通常使用能改变电压的转换器为这些器件供电。电压转换器通常使用开关拓扑，电容器则在负载电流发生跃变时或在负载时变的情况下被用于解耦负载。 　　由于还没有一种计算方法能计算出充分且必要的电容量，所以，系统设计者在设计用于降压转换器输出端的电容阵列时，常常面临很多困难：或许会选择了较小的电容量，转换器的电压可能达不到要求进而导致负载工作不稳定；或许选择的电容量偏大，在元件成本和PCB面积方面造成浪费，进而额外增加消费电子设备的单位成
SAR 模数转换器中的分离电容DAC校准-综合文档
05-22
在转换过程中，SAR逻辑逐位比较输入电压与DAC产生的参考电压，根据比较结果调整电容阵列的配置，最终得到对应的数字输出。 电容DAC的校准至关重要，因为实际电路中存在不理想的因素，如电容值的偏差、失调电压、...
分段电容阵列 DAC 电路
Azure_Moon的博客
05-21 8544
随着所需设计的 SAR ADC 分辨率的提高，电容阵列只分成两段已经比较难满足设计要求。根据设计需要，这里将拓展到分三段 DAC 电容阵列，以减小芯片面积及提高 DAC 的精度。
ADC原理、分类及其优缺点
最新发布
ccw1739的博客
05-09 2371
不同的ADC类型（如SAR型ADC、ΔΣ型ADC、pipeline型ADC等）在实现这些步骤时采用不同的方法和技术，但基本原理相同。逐次逼近型(SAR) ADC，SAR型ADC的优点是实时采样，低延迟，高精度，意味着其极其适合闭环控制系统的采样，首先介绍一下SARADC的采样原理。​补充：ADC中的量化噪声可以看成是-fs/2到+fs/2带宽内的白噪声，fs为采样频率，不考虑负频，在0~1/2fs频率之内的白噪声功率是一定的，是Δ平方/12,因此，当1/2fs越大，即带宽越宽，平均噪声分布就越小。
SAR ADC系列21：看看版图布局
qq_41545745的博客
04-11 2575
电路整体原理图，版图布局，定制电容
使用多种加权方法在 SAR ADC 中放置二进制加权电容阵列
Srfun的博客
06-16 1805
布局策略在布局过程中考虑了随机失配和四种系统失配（例如一阶工艺梯度、二阶光刻误差、邻近效应、布线复杂性和远距离边缘场效应）。 电容阵列。 这导致电容阵列的更对称和共同质心放置，这从一阶氧化物梯度的降低中可以明显看出。 额外的虚拟单元电容器放置在电容阵列附近，以减少二阶光刻误差和邻近效应。 电容阵列类似于星形布局，因此与现有作品相比，它简化了布线方案并最大限度地减少了不对称布线的数量。 提出了一种均匀化算法来均衡电容阵列之间的边缘失配.....................
【项目01: SAR_ADC-18bit】
weixin_43277020的博客
02-26 1223
个人自用笔记
电容阵列布局
Srfun的博客
06-15 1209
电容阵列 论文整理
关于SAR ADC的数字校准算法
01-20
在现有工艺水平下，由于受电容失配、系统失调以及噪声等因素的限制，采用电荷再分配结构的SAR ADC能够达到的精度被限制在12位左右。因此，高精度ADC设计必须依靠校准技术。一般校准技术有两类：模拟校准技术是在模拟...
SAR ADC文章 12位高速SAR ADC的实现
08-02
数模转换器采用了含冗余位的分段式DAC，以提升转换速度和降低高段电容阵列的非线性误差。 在比较器电路中，采用了动态预放大级再生比较器，降低功耗的同时提升了速度。对于多相时钟产生电路，采用数字校准的方式...
Power_two_step_calibration.rar_SAR ADC_SAR-ADC电容切换功耗建模仿真_adc_pja
09-24
描述中提到的"基于SAR-ADC的DAC模块的电容切换，所做的动态功耗仿真"，意味着研究者对SAR ADC内部的数字模拟转换器（DAC）进行了建模和仿真，特别是关注在电容切换过程中的能量消耗。电容切换是SAR ADC工作过程中的...
ADI-MT-016：DAC基本架构III：分段DAC.pdf
03-14
ADI应用技术文档，详细介绍DAC基本架构III：分段DAC。
一种18位SARADC的设计实现
10-19
在本文的设计中，采用对称的两组18位电容阵列DAC，一组用于正常采样，另一组用于校准，以检测和修正电容阵列的非线性误差。 总的来说，该设计通过数字校准算法和比较器失调消除技术，成功地提高了18位SARADC的性能...
二元加权电容器阵列的构造性共质心布局与布线
Srfun的博客
06-16 1803
我们提出了一种对布线友好的建设性 CC 布局和布线方法，以优化失配并最大限度地提高性能。 介绍了螺旋和块棋盘放置，并表明用色散折衷导线寄生可在 3dB 频率和 INL/DNL 之间取得平衡。
SAR ADC系列11：分段式CDAC
qq_41545745的博客
04-04 5950
分段DAC结构，桥接电容选取的方法，LSB阵列寄生电容 和 MSB阵列寄生电容 的影响
一种3位sar adc工作过程推导
大学生视野
03-12 1105
3位sar adc采用下图的电容阵列，需要23个电容，它的基本单元有二进制加权的电容阵列、1个与LSB电容等值的电容；它利用电容上的初始电荷再分配完成二进制搜索算法，因此功耗一般比较小，而且不需要额外的采样保持电路1。所有电容的正端（也称为上极板）与比较器的反相端连接，比较器同相端接gnd，下面对其工作过程进行大致分析 参考电压VrefP=VrefV_{refP}=V_{ref}VrefP​=Vref​，VrefN=0V_{refN}=0VrefN​=0；V+=0V_{+}=0V+​=0，假设58Vref
最近面试SAR ADC总是被问到DAC 单位电容的取法
weixin_43205692的博客
06-08 9226
综合热噪声、工艺电容误差、寄生电容和开关电容的切换方式这四个方面去考量
高速SAR ADC 关键技术研究和实现（三）：DAC阵列的优化
HZY2020的博客
06-17 5344
台湾成功大学C.Cliu的monotonic 开关时序
模拟IC学习（一）：一篇文章读懂SAR ADC
HZY2020的博客
06-16 8321
DAC
sar adc单位电容的选取
07-27
选取 SAR ADC（逐次逼近式模数转换器）的单位电容是一个重要的设计决策。单位电容的选择直接影响到ADC的性能和功耗。 首先，单位电容的大小会影响ADC的转换速度。较大的单位电容可以提高转换速度，但也会增加功耗。较小的单位电容可以减少功耗，但会降低转换速度。因此，在选择单位电容时需要权衡转换速度和功耗的要求。 其次，单位电容的大小还会影响ADC的精度。较大的单位电容可以提高ADC的精度，但也会增加噪声和非线性误差。较小的单位电容可以减少噪声和非线性误差，但会降低精度。因此，在选择单位电容时需要考虑所需的精度和噪声要求。 最后，单位电容的选取还受到设计制约因素的影响，如芯片面积、成本等。较大的单位电容通常需要更多的芯片面积和成本。 综上所述，选择SAR ADC的单位电容需要综合考虑转换速度、功耗、精度、噪声和设计制约等因素。一般来说，可以通过仿真和实验来确定最合适的单位电容大小。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值