液晶显示原理以及FPGA驱动

最新推荐文章于 2024-05-24 14:56:14 发布

csdnqiang

最新推荐文章于 2024-05-24 14:56:14 发布

阅读量2k

点赞数 3

分类专栏： FPGA 文章标签： fpga

本文链接：https://blog.csdn.net/csdnqiang/article/details/107504828

版权

本文介绍了液晶显示的基本原理，特别是16位和24位高彩色VGA显示方式。通过详细阐述VGA接口的工作机制，包括行同步、场同步信号的产生以及扫描方式，展示了如何使用FPGA实现VGA驱动。代码示例展示了行计数、点位定位、场计数以及行、场同步信号和使能的生成过程。

摘要由CSDN通过智能技术生成

注：文中代码来源于网络，只用于学习和理解。
液晶显示（LCD）是英文Liquid Crystal Display 的简写，一般与液晶显示器连接的接口为VGA和HDMI。
高清多媒体接口（High Definition Multimedia Interface，HDMI）是一种全数字化视频和声音发送接口，可以发送未压缩的音频及视频信号。VGA（Video Graphics Array）是显卡上输出模拟信号的接口。
下面主要说明VGA接口的显示原理：
一般的16位高彩色VGA显示是用RGB565数据输出，其中红色占5位，绿色占6位，蓝色占5位。电路上通常用匹配电阻进行数字信号到模拟信号间转换。而24位的高彩色VGA显示红色、绿色、蓝色各占8位。
VGA显示器扫描方式从屏幕左上角一点开始，从左向右逐点扫描，每扫完一行后回到左边下面一行的起始位置，每行结束时用行同步信号进行行同步。当扫描完所有行时，形成一帧，用场同步信号进行场同步。并使扫描回到屏幕左上方开始位置。完成一行扫描的时间为水平扫描时间，其倒数为行频率；完成一整屏（帧）扫描的时间为垂直扫描时间，其倒数称为场频率。显示时的时钟频率：以1024X768@59.9（60HZ）为例，每场对于806个行周期，其中768为显示行，每行包括1344点时钟，其中1024点为有效显示区。由此可知，需要点的时钟频率为806134460约为65MHZ。
代码如下：
//扫描一行计数
always@(posedge clk or posedge rst)
begin
if(rst == 1’b1)<