chiplet 芯粒间互联接口与通信结构

为了能够实现chipLet各个小芯片间的高速互联，要解决两个问题：

1. 片间通信采用什么接口
2. 这些接口使用什么通信结构

        为解决第一个问题，2022年3月2日，ASE、AMD、Intel、微软、高通、三星、台积电等十大行业巨头联合宣布：成立行业联盟，共同打造小芯片互连标准、推进开放生态，并制定了标准规范“UCIe”。

Chiplet新时代革命？Chiplet互联互通的时代到来了！_cy413026的博客-CSDN博客随着CXL 2.0规范的正式发布：在保持对CXL 1.0/1.1规范后向下兼容的同时，CXL 2.0规范增加了Switch功能，用户可以像使用熟悉的PCIe Switch那样使用CXL Switch。一开始，CXL联盟在2019年公布的规范1.0和1.1版本上，一共提出了三种访问形式：CXL.io、CXL.Cache和CXL.Memory。在单个MCM（多芯片模块）中实现从裸片到裸片的通信，追求更好的完成数据的存储、信号的