Verilog设计的原则和技巧和IP核的使用

最新推荐文章于 2023-08-17 20:52:11 发布

dengshuai_super

最新推荐文章于 2023-08-17 20:52:11 发布

阅读量1.2w

点赞数 1

分类专栏： FPGA 文章标签： fpga 设计

本文链接：https://blog.csdn.net/dengshuai_super/article/details/52528407

版权

本文介绍了FPGA设计中的关键原则，包括面积与速度的折中、硬件可行性、层次化设计和同步设计。在层次化设计部分，强调了模块结构的选择、可读性的提升以及时钟域分离等技巧。此外，还探讨了IP核的使用，解释了IP的概念，列举了Altera IP的内容及分类。

摘要由CSDN通过智能技术生成

September 13, 2016
作者：dengshuai_super
出处：http://blog.csdn.net/dengshuai_super/article/details/52528407
声明：转载请注明作者及出处。

FPGA设计原则

1、面积与速度折中(Area&speed tradeoff)

面积和速度是芯片设计中一对相互制约、影响成本和性能的指标，贯穿FPGA设计的始终。在FPGA内部逻辑资源的数量，可以用消耗的触发器和查找表的个数或者是等效逻辑门数来衡量；

速度是指一个设计在FPGA上稳定运行时所能达到的最高频率，由设计时序状态决定。与设计满足的时钟周期、CLOCK SETUP TIME、CLOCK HOLD TIME 和CLOCK-TO-OUTPUT DELAY等众多时序特征量密切相关。（时序约束的违规很大程度上就取决于FPGA逻辑单元之间在传送数据的时候寄存器之间的建立时间和保持时间）

关于面积和速度的折衷，应在满足设计时序和工作频率要求的前提下，占用最小的芯片面积；或者在所规定的面积下，使得设计的时序余量最大，能够在更高的频率上稳定运行。**通常，在资源足够的情况下，更多是选择速度的最优，这也是FPGA的的特点。**在具体设计中，应根据具体性能指标要求，在保证系统功能和性能的同时，降低资源消耗从而降低功耗和成本。