verilog小技巧集锦(未完待续)

1、

input [width-1:0] X, Y;

reg[input [width-1:0] X, Y;]

parameter width = 8;

均可以采用此类定义方式

阅读更多
想对作者说点什么?

博主推荐

换一批

没有更多推荐了,返回首页