verilog小技巧集锦(未完待续)

原创 2018年04月17日 10:30:32

1、

input [width-1:0] X, Y;

reg[input [width-1:0] X, Y;]

parameter width = 8;

均可以采用此类定义方式

收藏助手
不良信息举报
您举报文章:verilog小技巧集锦(未完待续)
举报原因:
原因补充:

(最多只允许输入30个字)