verilog小技巧集锦(未完待续)

1、

input [width-1:0] X, Y;

reg[input [width-1:0] X, Y;]

parameter width = 8;

均可以采用此类定义方式

阅读更多
文章标签: verilog
上一篇quartus错误集锦(未完待续)
下一篇[转] XILINX_FPGA内DCM全局时钟的使用详解
想对作者说点什么? 我来说一句

没有更多推荐了,返回首页

关闭
关闭
关闭