DFT 问答 II

最新推荐文章于 2024-09-18 13:30:41 发布

diedai7174

最新推荐文章于 2024-09-18 13:30:41 发布

阅读量1.6k

点赞数 1

文章标签： runtime 大数据人工智能

原文链接：http://www.cnblogs.com/lelin/p/11479697.html

版权

本文深入介绍了集成电路测试技术，包括边界扫描、内存内建自测试（MBIST）、逻辑内置自测试（LBIST）、扫描链设计以及DFT的最新发展趋势。讨论了各种测试方法的工作原理、挑战以及应对策略，如压缩解压缩技术、自动测试向量生成（ATPG）和不同工艺下的测试模型。

摘要由CSDN通过智能技术生成

1. Boundary Scan

A：Boundary scan 顾名思义，是附加在芯片I/O 周边的扫描测试链，它通过专门的测试端口(TAP)访问。在测试模式下，边界扫描链会接管功能逻辑，对I/O进行灵活访问。边界扫描链的结构，测试端口，以及其控制器(TAP Controller)，被IEEE定为标准协议(IEEE 1149), 也称做JTAG. 边界扫描链最早应用于印刷电路板上芯片间的互联测试, 后来也广泛应用于生产测试中对芯片管脚的测试。

MBIST Memory内建自测试：

A：MBIST是指在电路中加入针对Memory的自测试电路。在测试模式下，它会接管功能逻辑对memory的控制，依据特定算法，对memory进行读写测试操作，判断Memory是否有制造缺陷。至于面临的挑战，从以下几个方面来探讨：

对于Memory Vendor来说，在新工艺下，memory可能会有新的失效机制，如何设计有效的MBIST 算法是一项重要的研究课题。
从EDA角度看，目前业界工具对常规memory (SRAM, ROM, Register File等)的支持已相对成熟。芯片公司对EDA 提供针对特殊类型的memory （如TCAM， DRAM ）的测试方案的需求正日渐迫切。
从芯片实现的角度看，设计者需要考虑如何使得MBIST逻辑对芯片PPA的影响最小。对于使用带Redundacy Memory的design来说，要考虑自修复(self-repair)，也会增加设计和验证的难度。

Logic Bist:

LBIST （Logic Built-In Self Test）是针对逻辑电路的自测试。测试激励由片上 PRPG (Pseudo-randompattern generation) 来产生。输出响应通过 MISR（Multiple Input Signature Register）来压缩，最后对得到的特征值进行比对。LBIST 多应用于对可靠性要求较高的芯片（如汽车电子，工业级应用）的系统自检测试。LBIST产生的激励是随机的，所以天生的缺陷是测试覆盖率不充分，通过在设计中增加测试点(Test Point Insertion)可以在一定程度上得到改善。