异步复位同步释放（Synchronized Asynchronous Reset）

异步复位同步释放（Synchronized Asynchronous Reset）_Jackiezhang1993的博客-CSDN博客_异步复位同步释放同步复位优点：一般能够确保电路是百分之百同步的。确保复位只发生在有效时钟沿，可以作为过滤掉毛刺的手段。缺点：  复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位。同时还要考虑如：时钟偏移、组合逻辑路径延时、复位延时等因素。 由于大多数的厂商目标库内的触发器都只有异步复位端口，采用同步复位的话，就会耗费较多的逻辑资源。异步复位优点：异步复位信号识...https://blog.csdn.net/Jackiezhang1993/article/details/85319001

HDL_BITS 中不少题目中的复位信号（reset)要求synchronized  或者asynchronized，对于这两者的异同一直有些疑惑，该文解惑了不少。

同步复位
优点：

一般能够确保电路是百分之百同步的。
确保复位只发生在有效时钟沿，可以作为过滤掉毛刺的手段。
缺点：

复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位。同时还要考虑如：时钟偏移、组合逻辑路径延时、复位延时等因素。 
由于大多数的厂商目标库内的触发器都只有异步复位端口，采用同步复位的话，就会耗费较多的逻辑资源。
异步复位
优点：

异步复位信号识别方便，而且可以很方便的使用全局复位。
由于大多数的厂商目标库内的触发器都有异步复位端口，可以节约逻辑资源。
缺点：

复位信号容易受到毛刺的影响。
复位结束时刻恰在亚稳态窗口内时，无法决定现在的复位状态是1还是0，会导致亚稳态。 
 

为了综合两者的优缺点，有

异步复位同步释放
        所谓异步复位同步释放（Synchronized Asynchronous Reset），就是在复位信号到来的时候不受时钟信号的同步，而是在复位信号释放的时候受到时钟信号的同步。

关于PLL，日后进一步了解。