一文讲透芯片后仿中的SDF

最新推荐文章于 2024-07-20 13:56:10 发布

bendandawugui

最新推荐文章于 2024-07-20 13:56:10 发布

阅读量9.5k

点赞数 12

文章标签： SOC设计

原文链接：https://mp.weixin.qq.com/s?__biz=MzA5NTgwNzY5Nw==&mid=2648624186&idx=1&sn=545144acee385989596e0ddb269bdc6b&chksm=8893dd84bfe45492d14ae2ea40bece3aaa4902580b1f8237eb11de18c22073f4601d7ec0e9b3&mpshare=1&scene=24&srcid=05039Z9m8HAkS7cgut5AbrSF&sharer_sharetim

版权

SDF文件是在vcs/nc-verilog后仿真运行时将STD/IO/Macro门级verilog中specify的延迟信息替换为QRC/Star-RC抽取的实际物理延迟信息，如果SDF文件的条件信息在verilog的specify中没有的话，就会报SDFCOM-INF的warning，意思是IOPATH not found。

本文解析SDF的Header Section信息，Cell Entries信息，尤其重点讲解Cell Entries的delay Entries信息。

下文先讲SDF文件的第一部分Header Section

1：SDF version Entry，包括1.0，2.1，3.0，SDF3.0是1995年release

2：Design Name Entry，设计顶层名

3：Data Entry，SDF生成日期，PT或Tempus产生

4：Vendor Entry，Vendor信息，如下图

Example：

5：Program Version Entry

6：Hierachy Divider Entry

7：Voltage Entry，SDF3.0官方解释如下

Example：

8：Process Entry，SDF3.0官方解释如下

9：Temperature Entry，SDF3.0官方解释如下：

Example：

10：Timescale Entry ，SDF3.0官方解释如下：

下文继续讲解SDF文件的第二部分Cell Entries：

完整的Delay Entries信息格式如下：

PATHPULSE
PATHPULSEPERCENT
ABSOLUTE Delays
INCREMENT Delays

1：PATHPULSE

i：当从i1到o1输出的低电平脉冲小于13ns时，该低电平脉冲直接被忽略；

ii：当i1到o1输出的低电平脉冲介于13ns~21ns时输出为X态；

iii：当i1到o1输出的低电平脉冲大于21ns时，正常输出低电平；

2：PATHPULSEPRECENT

本质上和PATHPULSE是一回事，只不过是按照path演示比例来计算什么时候丢弃输入脉冲宽度不租的信号（pulse rejection limit）什么时候将输入脉冲宽度不租的信号显示为X态，比如：

以上图为例，the high-to-low delay is 37，因此 the pulse rejection limit is 25% of 37 and the X limit is 35% of 37

3：ABSOLUTE DELAYS

ABSOLUTE DELAY 中的物理延时数据就是用来替换verilog specify中的延时数据的。

4：INCREMENT DELAYS

用来叠加在verilog specify中的延时数据上的，increment delays 是存在负数的情况的，叠加后的延时若是负数的话，某些EDA工具可能不支持或者直接轻质延时为0。

上面介绍了SDF3.0的Header Section以及Cell Entrise的Delay Entries部分内容，下面继续解析Delay Entries剩下的部分。

5：Delay Defination Entries

ABSOLUTE and INCREMENT delays都采用同样的Delay Definition结构，其结构语法如下：

6：Secifying Delay Values

Delay Values 在delval_list里面指定，最多一共有12个小括号，每个小括号里面有3个值，用”：“分开，分别代表minimum，typical，maximum的延时值；在delval_list里面包含如下情况。

若12个delval值都被指定了，那么每一个delval分别代表：

如上图中所示：

若2个delval值被指定，第一个delval代表01（rising）延时值，第二个delval代表10（falling）延时值。

若3个delval值被指定，第一个delval代表01（rising）延时值，第二个delval代表10（falling）延时值，第三个delval代表-Z（Z transition）延时值。

若6个delval值被指定，那么他们分别代表01，10，0Z，Z1，1Z，Z0；

举例说明，如下，IO path有6个delval值被指定：

但是0-1，1-0的延时都缺省，后面四个括号分别对应0Z，Z1，1Z，Z0 ，这种语法SDF3.0是支持的，annotator工具反标的时候就不会替换verilog specify的0-1,1-0转换延迟值。

7：input/output path delays

如下，port_spec是输入/双向IO，可以有edge identifier

port_instance是输出/双向IO，不能有edge identifier

8：Conditional Path Delays

语法如下，QSTRING 作为Condition Labels是可选的。

特别需要注意的是，在none of the conditions specified for the path in the model are TRUE but a signal must still be propagated over the path，因此，CONDELSE可以用来指定条件脱靶的情况：

CONDELSE ( IOPATH port_spec port_instance delval_list )

9. Condition Labels

QSTRING作为Condition Labels是可选的，有些EDA工具反标的时候可能会用Condition Labels Name进行占位。

10. Output Retain Delays

输出端口output/bidirectional port的数据在输入发生变化后保持的时间，通常发生在memory/register file的数据选择端/地址端到数据输出端的路径。