国产RK3568J基于FSPI的ARM+FPGA通信方案分享

近年来，随着中国新基建、中国制造2025规划的持续推进，单ARM处理器越来越难胜任工业现场的功能要求，特别是如今能源电力、工业控制、智慧医疗等行业，往往更需要ARM + FPGA架构的处理器平台来实现例如多路/高速AD采集、多路网口、多路串口、多路/高速并行DI/DO、高速数据并行处理等特定功能，因此ARM + FPGA架构处理器平台愈发受市场欢迎。

图1 ARM + FPGA典型应用场景

ARM + FPGA架构能带来性能、成本、功耗等综合比较优势，ARM与FPGA既可各司其职，各自发挥原本架构的独特优势，亦可相互协作处理更复杂的问题。

ARM + FPGA常见的通信方式有PCIe、FSPI、I2C、SDIO、CSI等，今天主要介绍基于FSPI的ARM + FPGA通信方式。

FSPI总线特点介绍

FSPI(Flexible Serial Peripheral Interface)是一种高速、全双工、同步的串行通信总线，在RK3568处理器中就有ESPI控制器，可用来连接FSPI设备。它具备如下特点：

- 支持串行NOR FLASH、串行NAND FLASH

- 支持SDR模式

- 支持一线、二线以及四线模式

相比PCIe而言，FSPI可较好实现“小数据-低时延”、“大数据-高带宽”要求。另外，在与FPGA通信的时候，用户往往更喜欢选用FSPI接口还有如下原因：

- 使用低成本FPGA即可实现高速通信，而具备PCIe接口的FPGA成本则成倍增长。

- 具备PCIe接口的FPGA功耗往往较大，而低成本FPGA功耗较小。一般而言，低功耗器件的使用寿命也将更长。

基于FSPI的ARM + FPGA通信实测数据分享

硬件方案一

创龙科技TL3568F-EVM评估板(RK3568J + Logos-2)

实测数据：写速率20MB/s+，最高24MB/s，误码率0%；读速率26MB/s+，最高30MB/s，误码率0%。

TL3568F-EVM评估板简介：

创龙科技TL3568F-EVM是一款基于瑞芯微RK3568J/RK3568B2四核ARM Cortex-A55处理器 + 紫光同创Logos-2 PG2L50H/PG2L100H FPGA设计的异构多核国产工业评估板，由核心板和评估底板组成，ARM Cortex-A55处理单元主频高达1.8GHz/2.0GHz。核心板ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%。同时，评估底板大部分元器件亦采用国产工业级方案。

硬件方案二

创龙科技TL3568-EVM评估板(RK3568) + TLA7-EVM评估板(Artix-7)

实测数据：写速率52.563MB/s，读速率67.387MB/s，误码率高。

备注：由于该测试受限于飞线连接方式，因此在150MHz通信时钟频率下测得误码率过高，测试结果仅供参考。

基于FSPI的ARM + FPGA通信案例详解

下文主要介绍基于瑞芯微RK3568J（硬件平台：创龙科技TL3568-EVM评估板）与Xilinx Artix-7（硬件平台：创龙科技TLA7-EVM评估板）的FSPI通信案例，按照创龙科技提供的案例用户手册进行操作得出测试结果。

同时基于Linux和Linux-RT系统进行测试，得到“小数据-低时延”、“大数据-高带宽”的测试数据。

spi_rw案例

（1）案例说明

案例功能：ARM端运行Linux系统，基于FSPI总线对FPGA BRAM进行读写测试。

ARM端实现SPI Master功能，原理说明如下：

a)打开SPI设备节点，如：/dev/spidev4.0。

b)使用ioctl配置FSPI总线，如FSPI总线极性和相位、通信速率、数据长度等。

c)选择模式为单线模式、双线模式或四线模式。当设置FSPI总线为双线模式时，发送数据为单线模式，接收数据为双线模式；当设置FSPI为四线模式时，发送数据为四线模式，接收数据为四线模式。

d)发送数据至FSPI总线，以及从FSPI总线读取数据。

e)校验数据，然后打印读写速率、误码率。

FPGA端实现SPI Slave功能，原理说明如下：

a)FPGA将SPI Master发送的数据保存至BRAM。

b)SPI Master发起读数据时，FPGA从BRAM读取数据通过FSPI总线传输至SPI Master。

图2 ARM端程序流程图

（2）测试结果

ARM通过FSPI总线（四线模式）写入4Byte随机数据至FPGA BRAM，然后读出数据、进行数据校验，同时打印FSPI总线读写速率和误码率。

最终，本次测试设置FSPI总线通信时钟频率为24MHz，则四线模式的理论通信速率为：(24000000 / 1024 / 1024 / 8 x 4)MB/s ≈ 11.44MB/s，从下图可知，本次实测写速率为0.048MB/s，读速率为0.182MB/s，误码率为0%。

图3

备注：以上案例硬件采用飞线方式进行连接，需将FSPI总线通信时钟频率设置为较低的24MHz，并且需设置较小的测试数据量（会导致实测速率偏低），否则会产生误码现象。如使用创龙科技TL3568F-EVM评估板(RK3568J + Logos-2)硬件平台进行测试，则无误码的通信速率将大幅提升。

若设置FSPI总线通信时钟频率为150MHz，ARM通过FSPI总线写入1MByte随机数据至FPGA BRAM，然后读出数据，循环100次，不做数据检验，最后打印FSPI总线读写速率和误码率。

最终，本次测试设置FSPI总线通信时钟频率为150MHz，则FSPI四线模式理论通信速率为：(150000000 / 1024 / 1024 / 8 x 4)MB/s ≈ 71.53MB/s。从下图可知，本次实测写速率为52.563MB/s，读速率为67.387MB/s，比较接近理论通信速率。

图4

备注：由于本次测试受限于飞线连接方式，因此在150MHz通信时钟频率下测得误码率过高，测试结果仅供参考。

rt_spi_rw案例

（1）案例说明

案例功能：ARM端运行Linux-RT系统，基于FSPI总线对FPGA BRAM进行读写测试。

ARM端实现SPI Master功能，原理说明如下：

a)打开SPI设备节点，如：/dev/spidev4.0。

b)使用ioctl配置FSPI总线，如FSPI总线极性和相位、通信速率、数据长度等。

c)选择模式为单线模式、双线模式或四线模式。当设置FSPI总线为双线模式时，发送数据为单线模式，接收数据为双线模式；当设置FSPI为四线模式时，发送数据为四线模式，接收数据为四线模式。

d)发送数据至FSPI总线，以及从FSPI总线读取数据。

e)校验数据，然后打印读写速率、误码率。

FPGA端实现SPI Slave功能，原理说明如下：

a)将SPI Master发送的数据保存至BRAM。

SPI Master发起读数据时，FPGA从BRAM读取数据通过FSPI总线传输至SPI Master。

图5 ARM端程序流程图

（2）测试结果

ARM通过FSPI总线写入4Byte随机数据至FPGA BRAM，然后读出数据、进行数据校验，同时打印FSPI总线读写速率和误码率。最终，本次测试设置FSPI总线通信时钟频率为24MHz，则SPI四线模式理论通信速率为：(24000000 / 1024 / 1024 / 8 x 4)MB/s ≈ 11.44MB/s。

从下图可知，本次实测写速率为0.179MB/s，发送最大耗时为46us，最小耗时为20us，平均耗时为20us，误码率为0%；读速率为0.187MB/s，发送最大耗时为46us，最小耗时为19us，平均耗时为40s，误码率为0%。

图6

备注：以上案例硬件采用飞线方式进行连接，需将FSPI总线通信时钟频率设置为较低的24MHz，并且需设置较小的测试数据量（会导致实测速率偏低），否则会产生误码现象。如使用创龙科技TL3568F-EVM评估板(RK3568J + Logos-2)硬件平台进行测试，则无误码的通信速率将大幅提升。返回搜狐，查看更多