新版 Vivado 2024.1分享（附安装包）

Vivado新版本来了，文末附下载方法。

Vivado 2024.1版本的亮点主要集中在多个方面的功能增强和优化上。

Vivado 2024.1版主要亮点：

1. 通用访问与性能提升：
   • MicroBlaze™ V软处理器（基于RISC V开源ISA）提供了更广泛的通用访问能力。
   • 对于Versal器件，QoR（FMAX）得到了显著增强，有助于提升系统性能。
2. 时钟与物理优化：
   • 针对multi-SLR Versal器件，整个SLR边界的时钟与P&R物理优化期间提供了由用户控制的重定时和时钟树选择功能，这有助于最大程度减小时钟偏差。
3. Dynamic Function eXchange (DFX) 提升：
   • 增强了DFX设计的报告，有助于设计收敛。
   • 为串列配置以及针对Versal SSIT器件的DFX增加了支持，满足PCIe®时序要求。
4. Power Design Manager增强：
   • 新增了Zynq™ RFSoC系列支持，提供了更全面的功耗管理选项。
   • 提供了面向假设分析及功耗类别可视化的内建图形，并添加了将PDM内容导出到电子数据表的功能，以实现信息快速共享。
5. 用户界面与工具增强：
   • 新增GUI窗口，为IPI中的Versal器件实现汇源地址路径的可视化。
   • BD (IPI)中的手动分配地址锁定功能增强了设计的灵活性。
   • 为Versal器件中的DFX平面图提供了增强的可视化功能。
   • 在Versal单片器件的相同设计中增加了对Tandem+DFX的支持。
6. IP与仿真支持：
   • 为UltraScale+器件中的Queue DMA IP扩展了对Tandem配置的支持。
   • 为SystemC用户提供了Vivado仿真器VCD支持，增强了与其他仿真环境的兼容性。
7. 平均QoR提升：
   • 使用Intelligent Design Runs*，Versal™自适应SoC的平均QoR提升了8%，UltraScale+ FPGA的平均QoR提升了13%，显著提高了设计效率和性能。
8. 多线程支持：
   • 在PDM中为Versal器件的比特流生成扩展了多线程支持，提高了生成效率。
   • 通过多线程支持加速器件映像生成，进一步提升了设计流程的速度。

公众号后台回复：Vivado2024.1