产品推荐 | 基于VIRTEX UltraScale+系列的 FACE-VU3P-B高性能FPGA开发平台

最新推荐文章于 2024-06-13 23:11:42 发布
最新推荐文章于 2024-06-13 23:11:42 发布
阅读量836 收藏 11
点赞数 18
分类专栏： 产品推荐 文章标签： fpga开发 fpga 开发板 高速存储 高速传输 VIRTEX
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dpwkj/article/details/137349127
版权

01、产品概述

FACE-VU3P-B高性能FPGA开发平台是FACE系列的新产品。FACE-VU3P-B搭载有16nm工艺的VIRTEX UltraScale+系列主器件XCVU3P。该主器件具有丰富的FPGA可编程逻辑资源，其资源量高于常用的V7-690器件，并且其性能远远高于V7-690器件。

平台板载有丰富计算资源的同时还具备有非常丰富的外设接口：QSFP28、FMC+、U.2 NVMeSSD接口以及J30J GPIO接口等；板卡共有5个U.2接口，其中4个为ROOT模式可用于扩展NVME SSD硬盘；另一个为EP模式，可以与上位机交互。该板卡是数据采集处理、存储等用途的理想平台。

图片

02、主要规格

FACE-VU3P-B平台

  • 搭载FPGA主器件为：XCVU3P-2FFVC1517E

ZYNQ UltraScale+ XCZU19EG

  • 内存：DDR4 4GB 64bit 2400MT/s

板卡主要外设

  • USB-UART接口

  • USB-JTAG接口

  • QSFP28接口1个

  • NVME U.2  5个

  • FMC+连接器1个

  • DDR4 两组，64bit，DDR4 2666Mhz。

    冷却

  • 标准：主动散热

03、芯片资源

图片

XCVU3P，其资源如下：

  • CLB数量 788,000

  • BRAM存储容量25.3Mb

  • URAM存储容量90.0Mb

  •  DSP核心数量2,280个

  •  高速串行收发器GTY（32.75Gb/s Max Rate）40个

  • 用户可用IO数量520

  • 逻辑资源862,000 Logic Cells

图片

04、主要参考设计

  • 板卡基础参考设计

  • IBERT测试工程

  • DDR4测试工程

  • SI5338时钟配置工程

  • DDR4高速存储接口参考设计（选配）

  • QSFP28 100G高速传输参考设计（选配）

  • 10G TOE参考设计（选配）

  • NVME FPGA加速器IP（选配）

  • NVME SSD RAID0高速存储参考设计（选配） 

来源：阿吉毕

迪普微社区
关注
  • 18
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
国产高端FPGA的RF SOC、VUP系列解决方案
zhull_FPGA的博客
08-09 876
Virtex UltraScale+ 器件是赛灵思公司推出的一款高性能、高集成的 FPGA 产品，它采用了 14nm/16nm FinFET 工艺，支持多种先进的技术，如第三代 3D IC、PCI Express、Interlaken、100G 以太网和 CCIX 等。它支持 -3E、-2 和 -1 三种速度等级，其中 -3E 性能最高。总之，Virtex UltraScale+ 器件是一款具有领先优势的 FPGA 产品，它可以为各种复杂且要求高性能和高集成功能的应用提供一个可扩展、可重构的加速平台。
基于VU3P的双路100G光纤加速计算卡
Orihard_的博客
03-19 407
在35°C下90%不凝结相对湿度。2个100G QSFP28接口。25W (最大支持达75W)QSFP28，多模或者单模。双组DDR4，每组4GB。产品尺寸(单位: mm)包装尺寸(单位: mm)100G:红色+蓝色。
产品推荐 | 基于 Virtex UltraScale+ XCVU3P的FACE-VPXSSD-3PA 存储板
dpwkj的博客
05-06 685
FACE（FPGA Algorithm aCceleration Engine）FPGA算法加速开发引擎是基于FPGA可编程器件构建的一系列算法加速开发引擎平台。FACE-VPXSSD-3PA存储平台是FACE系列中的一员。该平台板载2组2GB 64bit DDR4、2路QSFP28光接口、4个NVME SSD M.2接口、NVME SSD扩展槽；板卡数据存入接口支持VPX、QSFP28等可选，板卡数据去除接口为QSFP28运行10G以太网TCP协议，板卡支持持续写入速率5GB/s、8GB/s、10GB/s
ISERDESE3新变化——对小众应用不再友好的FPGA
yinyeyy的专栏
03-13 3104
现在FPGA在人工智能、机器学习、大数据、异构计算等方面应用广、发展势头猛，当然也更赚钱，毕竟是未来的发展方向，也能卖的上量。相比当下红红火火的应用，传统领域就显得可怜巴巴了。一些以前在小众应用中很有用的设计，随着器件的升级逐渐被舍弃掉了。 在我以前的应用中常使用IDELAY、ISERDES、OSERDES等，主要用于源同步数据传输和高速采样。在7系列器件中，ISERDESE2有一个O端口，被称...
FPGA可重配置原理及实现（2）——要求与标准
apple_53311083的博客
08-31 1251
本文中主要介绍了xilinx官方手册中给出的关于可重配置的要求和标准，文章基本来自于官方文档ug909的翻译
STARTUPE3原语的使用
z1006348650的博客
03-26 1613
else if (Write_tx_en_pos_dly) begin //写数据使能。else if (Erase_en_pos_dly) begin //擦除使能。.Write_tx_en(Write_tx_en), //发送完 写使能 紧接着就发送地址和数据。.Read_tx_en(Read_tx_en), //发送使能。if (tx_en_pos_dly) begin // 读使能。
XILINX 发布 65NM VIRTEX-5 系列-业界最高性能的平台 FPGA
12-09
xilinx推出容量FPGA— Virtex UltraScale+器件
01-20
适应和智能计算的企业赛灵思公司（Xilinx， Inc.，（NASDAQ:XLNX））今天宣布推出容量的 FPGA – Virtex UltraScale+ VU19P，从而进一步扩展了旗下 16 纳米 （nm） Virtex? UltraScale+? 产品系列。VU19P拥有 350 亿...
赛灵思高性能40nm Virtex-6 FPGA系列通过验证
01-19
赛灵思公司（Xilinx, Inc.）与半导体代工厂商联华电子( UMC)共同宣布，采用联华电子高性能40nm工艺的Virtex-6 FPGA，已经完全通过生产前的验证。这是双方工程团队为进一步提升良率、增强可靠性并缩短生产周期而努力...
基于 Virtex:registered:-5 FXT FPGA 的新款开发套件（Xilinx）
01-19
Robert Day 表示：“从低成本Spartan:registered:-3A FPGA的MicroBlaze软处理器到Virtex-5 FXT FPGA上集成的高性能 PowerPC 440 硬处理器， 赛灵思公司为设计人员提供了一系列可扩展的嵌入式
单片机与DSP中的赛灵思推出高性能DSP平台VIRTEX-5 SXT FPGA
11-30
　这三款新产品分别为 20V 的ZXMN2B03E6 （SOT236封装）、ZXMN2B14FH和ZXMN2B01F（两者均为SOT23封装）。这些器件均具有1.8VGS条件下的低损耗开关功能，可以使用两个1.2V 电池或一个锂离子电池驱动。其超低栅极驱动...
618-基于FMC+的XCVU3P高性能 PCIe 载板
weixin_47007326的博客
10-31 197
板卡主控芯片采用Xilinx UltraScale+16 nm VU3P芯片（XCVU3P-2FFVC1517I）。板载 2 组 64bit 的DDR4 SDRAM，支持 IOX16或者 JTAG 口，支持PCIe X 16 ReV3.0以及 FMC+ 扩展接口。板卡提供一路标准 FMC+ 接口，该接口符合 ANSI/VITA 57.4 标准，可以根据应用需求灵活地选择 FMC+ 或者FMC 子卡，比如 ADC 子卡、DAC 子卡以及光纤子卡等。同时可支持 Windows，Linux 上位机驱动。
Vue3技术_Vu3简介_Vue3快速上手
zezejingi的博客
04-03 179
1、Vue3简介2、Vue3带来了什么2.1 性能的提升2.1 源码的升级2.3 源码的升级2.4 新的特性
数据 采—存—传系统（FPGA）
RJIBI的博客
12-27 2410
超高速数据存储板
Xilinx UltraScale+ 应用板卡 XCVU13P 及VUP芯片渠道
weixin_44472679的博客
03-23 4586
Xilinx UltraScale+ XCVU13P 原型验证平台 转自:微信公众号 FPGA渠道及方案一站式服务商 我们是一家FPGA渠道商+方案商, 致力于打造高互信度的FPGA交易链, 为客户提供全面服务, 在芯片供应上, 我们能够比其它的供应商做得更好, 做得更多,做得更加不同, 因为我们不单单是渠道商, 我们和方案的设计小伙伴也保持长期的互为验证的关系, 从芯片的供应端到使用端全过程我们都参与, 能够更加有效验证产品的品质, 有充分的使用数据验证渠道端的供应的物料,使我们更加有信心保证供应产品
【FPGA项目】bin文件ram存取回环测试
最新发布
m0_56262476的博客
06-13 575
使用赛灵思FPGA搭建bin文件存储系统，使用matlab生成bin文件，并通过串口将bin文件存入到FPGA的ram中，再通过串口将ram中的数据读取出来。
FPGA SPI采集ADC7606数据
wangjie36的博客
06-07 488
当数据完成转换后，CS为电平期间，每个时钟的上升沿完成数据的采样，这里有一个FRSTDATA的表中，代 表每次转换的第一个数据，这里实际可以不用这个信号，因为每次CS之后的第一个上升沿时钟我们就是开始采样数据,每16次完成一路ADC的采集。当寄存器中的内容全部移出时，相当于完成了两个寄存器内容的交换。在5us的采样周期内，可以看到convsta/convsta从高到低后,AD转换开始，busy信号变高，之后CS变低，可以看到CS的结束在busy信号后，所以可以确保最后读取的数据时已经转换好的数据。
AXI Quad SPI IP核中的STARTUPEn原语参数
u011565038的博客
06-09 668
启动STARTUPEn Primitive（原语）参数在 FPGA的主 SPI模式下非常有用。当你启用这个参数时，对于 7 系列设备，STARTUPE2原语会被包含在设计中；而对于 UltraScale™ 设备，则是STARTUPE3原语。这些原语在 FPGA 配置后成为IP核的一部分。
VU3 column联动
07-28
这是一个IT类问题。VU3 column联动是指使用Vuetify框架中的VU3组件实现列之间的联动效果。在VU3中，可以通过使用`v-model`指令和`@input`事件来实现列之间的联动。 首先，你需要在父组件中定义一个数据对象，用于存储各列的值。然后，在每个列中使用`v-model`将其值绑定到父组件的对应属性上。当某列的值发生变化时，会触发`@input`事件，你可以在该事件处理函数中更新其他列的值，实现联动效果。 下面是一个示例代码，演示了如何实现VU3 column联动： ```html <template> <div> <v-col v-for="column in columns" :key="column.id"> <v-text-field v-model="column.value" @input="handleColumnChange(column.id)"></v-text-field> </v-col> </div> </template> <script> export default { data() { return { columns: [ { id: 1, value: '' }, { id: 2, value: '' }, { id: 3, value: '' } ] } }, methods: { handleColumnChange(columnId) { // 根据需要的逻辑更新其他列的值 } } } </script> ``` 通过以上代码，你可以根据实际需求，在`handleColumnChange`方法中编写逻辑来处理列之间的联动效果。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值