端接电阻没选对,DDR颗粒白费?

本文讨论了在高速DDR中,特别是面对一驱多拓扑的地址控制信号,端接电阻如何影响信号质量和反射问题。通过实例分析,发现端接电阻阻值对信号质量有显著影响,且阻值选择对不同位置的信号质量产生不同效果。一博科技强调在复杂电路设计中确定最优端接电阻的重要性。
摘要由CSDN通过智能技术生成

高速先生成员--姜杰

端接可以解决很多反射问题,如果还有问题,有没有一种可能是端接电阻阻值没选对?

286-01.png

  

对于点到点的拓扑,末端并联电阻的阻值比较容易选择,端接电阻阻值R与传输线特征阻抗一样即可。

286-02.png

VTT为1V时,端接电阻R分别取30ohm,50ohm,70ohm的接收端电压如下图:

 

286-03.png

可以发现,R与传输线特征阻抗同样都是50ohm时,接收端信号基本没有反射。原因是接收器输入阻抗通常很高,从信号的角度看,传输到末端的信号感受的阻抗就是端接电阻的阻值,R与传输线特征阻抗的匹配消除了阻抗突变引起的反射。

不幸的是,目前的绝大多数DDR的地址控制信号都是一驱多的拓扑,于是,问题开始变的复杂。

明明DDR的数据信号速率更高,为啥要更关注DDR的地址控制信号?数据信号一般都是点到点的拓扑,而且大多有片上端接(ODT),走线拓扑简单加上端接加持,信号质量通常都比较有保障。而DDR的地址控制类信号的设计难度在于其拓扑的复杂性,一驱多的走线拓扑对信号质量的影响太大,即便速率相比数据信号减半。

 

286-04.png

为了让大家对端接电阻的作用感受更加明显,我们选择了一个难度较大的案例:一驱九的DDR4地址信号,速率1600Mbps。

 

286-05.png

由于反射更容易在近端颗粒DRAM1/DRAM2处积累,该处的信号质量更容易成为瓶颈。

方便对比,先看看不加端接的近端DRAM1信号。

 

286-06.png

286-07.png

和预料的一样,波形是杂乱的,眼图是闭合的。

再来看看按照原设计的39ohm端接电阻,近端颗粒信号质量有什么变化。

 

286-08.png

显而易见,波形质量有了较大改善,眼睛也睁开了。但还是会有部分波形落在阈值电平(VIH:690mV;VIL:510mV)的区间内,这种情况下的时序大概率是Fail的。

下面扫描三种端接电阻阻值:25ohm,39ohm和51ohm,近端颗粒信号的波形对比如下:

286-09.png

可以发现,按照这三种阻值的从大变小,信号质量是逐渐改善的。

286-10.png

对眼图的睁开程度进行对比,这种趋势会看的更加明显。

 

286-11.png

为了能看的更清楚,将三个眼图在时间轴上展开进行对比。

 

286-12.png

以阈值电平(VIH:690mV;VIL:510mV)作为判决标准,25ohm端接电阻的眼图可以满足要求,另外两个则不达标。

当然了,这是个多负载的拓扑,其它DDR上的信号也需要关注。通过对比,高速先生发现了一个有趣的现象,同样的阻值变化,远端颗粒DRAM9上的信号质量变化与近端颗粒正好相反。

 

286-13.png

好在远端DDR由于更靠近端接电阻,信号裕量更大,因此可以“损有余而补不足”,即便选择远端波形最差的25ohm,眼图也是可以满足阈值电平要求的。

那是不是所有的一驱多DDR地址控制信号,随着端接电阻阻值变化都有相同的趋势呢?仅通过这一个案例,高速先生也无法给出一般性的结论。唯一可以肯定的是:前途是光明的,道路是曲折的,阻值是不确定的。拓扑越复杂,速率越高,就越有必要通过仿真确定最优端接电阻阻值。

问题来了

大家知道的优化DDR地址控制信号质量的方法都有哪些?

关于一博:

一博科技成立于2003年3月,深圳创业板上市公司,股票代码: 301366。专注于高速PCB设计技术服务、研发样机及批量PCBA生产服务。致力于打造一流的硬件创新平台,加快电子产品的硬件创新进程,提升产品质量。

我司在海内外设立十余个研发机构,全球研发工程师700余人。一博全资持有的PCBA总厂位于深圳,并在珠海、上海、成都、长沙、天津设立分厂,配备全新进口富士NXT3多功能贴片机、XPF多功能贴片机、AIMEX III高速贴片机、全自动锡膏印刷机、十二温区无铅(氮气)回流炉、波峰焊等高端设备,并配有在线 3D AOI、3D XRAY、3D SPI、智能首件测试仪、全自动分板机、BGA返修台、ICT、选择性三防漆等设备,专注高品质的研发快件、批量的SMT贴片、组装等服务。作为国内首批SMT快件厂商,48小时准交率超过95%。常备12万余种常用电子元器件现货在库,并提供全BOM元器件服务。

PCB设计、制板、贴片、物料一站式硬件创新平台,缩短客户研发周期,方便省心。
EDADOC, Your Best Partner.

FPGA配置DDR端接电阻需要考虑两个方面,即DDR3侧的参考电阻和FPGA侧的参考电阻。 首先,DDR3侧的参考电阻是指在DDR3芯片中使用的电阻,用于提供输入/输出的参考电平。DDR3侧的参考电阻不同于FPGA侧的参考电阻,它们具有不同的功能和阻值。根据引用中的信息,FPGA通过配置MR1[5,1]寄存器可以产生1/N x 240阻值的Ron电阻,作为DDR的内部电阻。这意味着FPGA侧的参考电阻是用来调整DDR行信号阻抗匹配。 接下来,关于RZQ电阻的配置,根据引用中提供的Intel® Quartus® Prime软件用户手册,RZQ电阻是用于DDR3的ODT(On-Die Termination,芯片内终端)电阻,用于控制DDR3总线的终端阻抗。具体配置时,需要根据DDR3芯片的要求,将合适的数量的RZQ电阻正确地连接到DDR3总线上。具体连接方式和数量可能因DDR3芯片而异,因此建议参考DDR3芯片的规格手册或厂商提供的相关资料,以确保正确配置RZQ电阻。 综上所述,FPGA配置DDR端接电阻涉及到DDR3侧的参考电阻和FPGA侧的参考电阻DDR3侧的参考电阻用于提供输入/输出的参考电平,而FPGA侧的参考电阻用于调整DDR行信号阻抗匹配。此外,配置RZQ电阻需要根据DDR3芯片的要求正确连接适当数量的电阻。建议参考DDR3芯片的规格手册或厂商提供的相关资料以获取更详细的配置信息。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [FPGA DDR3 终端参考电阻RZQ](https://blog.csdn.net/qq_21794157/article/details/121353888)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值