vitis 报错（1）[Common 17-69] Command failed: ERROR

已于 2023-08-03 10:24:02 修改
阅读量3.2k 收藏 4
点赞数 5
分类专栏： 软件报错 文章标签： fpga开发 嵌入式硬件 单片机
于 2023-03-31 19:49:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/efunstudy/article/details/129887344
版权

问题：[Common 17-69] Command failed: ERROR: [Common 17-69] Command failed: The current design is not implemented.

只是简单的配置了zynq并添加了spi接口，bd验证以及bitstream生成都没有问题，包含bitstream导出hardware时出现如图报错 

解决办法：重新打开工程。

看了Xilinx论坛的帖子，也有包含ila时或者其他情况会出现该报错的，有其他解决办法，但重新打开工程最直接有效。

EfunStudy
关注
专栏目录
使用vivado出现的常见错误
qq_61648136的博客
03-19 7110
就是我自己添加的，实际什么作用都没有起到，但是可以排除这个错误，保证最后的正常运行，这也是我百度的，具体为什么非得添加一个这个output才可以正常我也没有深究。将文件保存到和.xdc同目录下，然后在Project manager——Settings中设置如下，重新编译即可。这个问题是由于顶层文件没有输出接口信号导致的，只需要添加一个测试接口信号，就可以消除报错。一般打开和你自己电脑安装的不是同一个版本的工程时，会出现以下错误。这个直接在vivado中选择正确的板子型号就好。
Vivado使用记录+各种坑（未完待续）
Chinalihuanyu的博客
03-07 2786
字体大小修改：Setting、Font。
[Common 17-69] Command failed: This design contains one or more cells for which bitstream generation
最新发布
u011565038的博客
06-12 463
[Common 17-69] Command failed: This design contains one or more cells for which bitstream generation错误解决详解
【随时更新】vivado使用问题总结记录
yindq1220的博客
07-14 9667
赛灵思FPGA使用问题总结
[Common 17-69] Command failed: Vivado Synthesis failed
jingjiankai5228的博客
11-14 8011
遇到这种不报具体错误的错误，可以通过查询LOG文件，可能是因为license的原因导致编译失败
Vivado编译报错：[Common 17-69] Command failed: No IP specified. Please specify IP with ‘objects‘
qq_43054364的博客
11-22 3425
[Common 17-69] Command failed: No IP specified. Please specify IP with 'objects'
vivado软件export hardware 时报错[common 17-69]command failed:the current design is not impelent.
WJLHW的博客
10-08 899
[common 17-69] not impelent.
[Common 17-69] Command failed: Cannot extract ‘d:mem_init_files/memory_initial.coe‘ to itself‘.
m0_70096539的博客
03-20 805
解决Vivado 2023.2使用ram ip核时遇到.coe文件无法加载的问题。
Xilinx Vitis运行报错：2022.2 Vitis: ERROR : Can't read "map":
09-17
Xilinx Vitis运行报错 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my target
vitis-scripting-example:Vitis脚本编制工作流的示例和模板项目
04-13
Vitis脚本示例 Vitis脚本编制工作流的示例和模板项目。 该项目演示了以下主题： 用HLS C ++编写的内核 使用内存映射与主机通信 AXI流与其他内核 用RTL编写的内核 自由运行的AXI流内核 从Verilog源构建并打包到XO...
2D-CNN-Forward-Propagation:在Vitis HLS中使用C ++实现2D卷积神经网络
04-13
在Vitis HLS中使用C ++实现2D卷积神经网络 CNN-使用-HLS 目录结构： 该软件包包含以下目录： modules /-用于开发和测试用于CNN实施的单个HLS功能的目录 neuronetwork_stream /-包含C ++源代码和测试平台的目录 py ...
C++ Clang编译时报错：error: expected unqualified-id
pythonandjava的博客
02-11 4872
C++ 使用 Clang 编译时报错：error: expected unqualified-id
Xilinx Vitis HLS教程1--Vitis HLS概述[01/12]
B10030607的博客
08-11 4497
Xilinx Vitis HLS教程[01/10]前言1. Vitis HLS简介1.1 软件工程师的设计原则1.1.1 简介1.1.2 吞吐量和性能1.2.3 架构问题1.2.4 FPGA编程的3大范式1.2.4.1 生产者-消费者范式1.2.4.2 流式数据范式1.2.4.3 流水线范式1.2.5 3种范式结合 前言 项目中使用到Xilinx Zynq UltraScale+ MPSoC ZCU102 开发板，领导指示研究"xilinx软件自带的c语言综合器"。对于一个硬件一窍不通的我来说，甚至不知道
使用vitis烧写程序时报错“Could not read hardware specification. Please check platform associated with project”
qq_43248127的博客
10-27 589
使用vitis烧写程序时报错“Could not read hardware specification. Please check platform associated with project”。[在这里插入图片描述](https://img-blog.csdnimg.cn/68123ca8db654a3086576395f6e97416.png。这个问题就是app project里的platform文件路径丢失导致的，重新添加platform文件。
[error] Vivado代码仿真时错误提示：ERROR: [Common 17-39] ‘launch_simulation‘ failed due to earlier errors.
热门推荐
ARM_qiao的博客
05-17 2万+
Verilog代码编写非语法错误定位
[Common 17-69] Command failed: This design contains one or more cells for which bitstream -12
wind
07-12 1万+
查了一下网站，这个问题应该是 axi_ethernet_0/inst/mac/inst/tri_mode_ethernet_mac_i。，到邮箱里下载lic,然后在license manager 里面重现加载lic.这个IP没有授权，可以综合，但是不能生成bit 文件。重新设置后，发现还是不能生成bit ,仔细。检查license状态，一看，发现过期了。创作时间：2021-07-12。重新设置license。
vivado仿真时候报错Common 17-39
weixin_44695217的博客
02-18 1万+
ERROR: [Common 17-39] 'launch_simulation' failed due to earlier errors.
vitis报错：platform out-of-date，编译时makefile error；
qq_44406549的博客
06-20 1516
vitis报错：platform out-of-date，编译时makefile error；
vitis报错C TB post check failed
07-15
你好！对于Vitis报错"C TB post check failed"，这通常是由于一些错误导致的。这个错误通常与使用了OpenCL编程模型有关。以下是一些可能的原因和解决方案： 1. 内核代码错误：检查你的内核代码，确保没有语法错误或逻辑错误。 2. 内核参数错误：检查你传递给内核的参数是否正确。确保参数的类型和数量与内核函数的声明相匹配。 3. 内存访问错误：检查你的内核是否正确访问了全局内存、局部内存或私有内存。确保内存访问不越界，并避免访问未初始化的内存。 4. 并发访问冲突：检查你的内核是否涉及到多个工作项同时访问共享资源的情况。如果是，你需要使用同步机制（如屏障或原子操作）来避免冲突。 5. 平台或设备配置错误：检查你的Vitis开发环境配置是否正确。确保你选择了正确的平台和设备，并且已经正确设置了编译选项和链接选项。 如果以上方法都无法解决问题，我建议你查阅Vitis文档或向Vitis开发者社区寻求帮助，他们可能能够提供更具体的解决方案。希望这些信息对你有帮助！如果你有更多问题，请随时提问。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值