fpga工具

1.编译库

首先确保两点：1.modelsim处于关闭状态  2.ini文件可写

Altera： Tools-》Launch EDA simulation Library Complier 一路点下去

Xilinx：ISE Design Tools-》Tools-》simulation library complier  一路点下去。但是这样可能编译完以后ini文件没有被改好。这时候到ISE_DS/ISE目录下找到ini文件，拷贝需要的内容到modelsim的ini文件。

恢复modelsim目录下ini文件的只读属性。

2. xilinx下启动modelsim

 右键工程，properties 仿真工具选成modelsim

Edit-》perference-》ISE General-》选到modelsim的可执行文件

（由于环境变量的问题）可能还需要把modelsim下的ini文件拷贝到ISE工程下

3. modelsim仿真Xilinx的rom。需要从ISE启动一次modelsim产生产生mif文件供modelsim仿真用。

4. xilinx fft ipcore

start：需要提前5拍拉高，持续5拍。也就是说第一个数进来的时候可以把start同时拉低。

fwd：指示ifft or fft一直拉高。还有那个enable也一直拉高。

输入输出是与index对齐的