JTAG to AXI Master的API函数读写操作

API函数实现JTAG to AXI Master的读写

以前采用xilinx官方提供的JTAG to AXI Master的IP，可以实现AXI总线的读写，但是读写方式是tcl脚本操作，有些不是很方便。后来发现个资源，可以实现API函数读写AXI总线，使用起来特别方便。有些数据交互的，用这个比较方便快捷。这个开发包支持SMT2-NC模块的下载器，其他的没测试，应该也行。

通过调用SDK里的API函数，可以实现通过JTAG线与FPGA内部逻辑通信。
即在FPGA内部例化SDK里的IP（JTAG转localbus或者JTAG转AXI-Lite），然后在PC端用VS2010调用API函数即可读写FPGA内部用户定义的寄存器，代替了常规复杂的嵌入式敲命令方式，节省了开发时间和周期，简化了系统联调环境复杂度，实现了FPGA的快速开发调试。
如下图所示，读写函数非常简单，只要你会C语言，就能轻松跑起来。

说说我的具体实现步骤：
（1）新建vivado工程：（工程中添加JTAG to AXI的IP），如下图所示

连线非常简单。
（2）生成例化top文件并添加引脚锁定，编译综合，生成bit文件
（3）将生成的bit文件烧录到fpga，退出烧写软件。
（4）打开SDK提供的VS2010读写工程。

工程里提供的API函数非常简单，一个open函数，一个init初始化函数，剩下的就是读写函数了。
（5）编译工程，运行工程并运行，可以看到开发板上的LED灯每秒闪烁一次。大工告成。（SDK开发包下载链接
：https://pan.baidu.com/s/1xJBxC8ad6tbjxjusZZUdmQ
提取码：ccte
）