AXI总线学习-------从零开始详细学-------------连载（5）各通道握手信号，握手机制相互关系

最新推荐文章于 2025-07-21 22:42:16 发布
最新推荐文章于 2025-07-21 22:42:16 发布
阅读量2.9k 收藏 20
点赞数 10
CC 4.0 BY-SA版权
分类专栏： 初学者系统学习AXI 文章标签： arm 嵌入式 fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gegeBaby/article/details/109722433
本文详细介绍了AXI总线中各通道的握手信号及其相互关系，包括写响应通道与读数据通道的依赖原则，强调了避免锁死现象的重要性和实际设计中的注意事项。通过对AXI协议的学习，读者可以掌握硬件通信的基础，为后续的AXI3、AXI4等协议学习打下坚实基础。

AXI总线学习连载（5）

 

鲁迅曾经说过：

学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。

 

我也曾经说过：

英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看

跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多）

 

好了既然是axi，那么这么说，只要你使用arm架构的芯片，arm和fpga（pl 可编程逻辑）部分通信，或者外部设备通信，你都会用上这个协议。所以一起来学习，打工人！就该把自己的时间全部放在上面 

好了不废话了，一起来探索吧！ 

 

不要厌烦枯燥，理论学习是在实践之前的必经过程，当学习完axi原型后，我也会专门贴出来一个axi协议使用开发的详细详细详细的n次方的接口解析。请学习过程中不要放弃，不要觉得枯燥！！ （其实说给自己听的）

 

qq：2198187857  这里放出来一下，就是希望朋友们指导，有不足的地方批评教育一下，作为新手，还是很认真在学习

 

--------------------------------------------------------------分割线-----------------------------------------笨蛋看不见-----------------------------------------

上一个连载学习了五个通道内部的握手机制，这一次将会学习，通道间握手信号的相关关系。

首先我们先给出通道信号相关关系的一个概述，这个概述是arm对于axi原型的一个要求

   1.写响应通道必须跟随最后一次写传输行为

   2。读数据必须总是跟随这读地址通道内部的有效地址

   3.通道内握手信号必须符合依靠原则 （什么是依靠原则接下来会讲）

 

最低0.47元/天 解锁文章
ZYNQ的AXI协议（三）——五类通道
Arist.
01-20 1120
AXI4及AXI_Lite总线中的5个通道中每个通道都包含了一组信息信号，还有一个 VALID 和一个 READY 信号。 VALID 信号由源端（ source） 产生，表示当前地址或者数据线上的信息是有效的；而 READY 信号由目的端（ destination）产生，则表示已经准备好接收地址、数据以及控制信息。 此处的src和dest并不是指master和slave，而是指某通道的数据发起端和接收端。读写数据通道都的源端都会向目的端发送一个LAST信号，来表示当前数据是最后一个数据。 读写数据..
AXI 协议握手机制详解
m0_64319399的博客
03-13 1367
数据在主设备和从设备之间传输，主设备通过写数据通道写数据到从设备， 通过读数据通道从从设备读取数据。写交易中，所有数据流从主设备流向从设备， AXI 协议提供一个额外的写响应通道，用于从设备通知主设备写交易完成。一个 AXI 模块的 VALID 信号不能依赖于另一个模块的 READY 信号，READY 信号可以等 VALID 信号可以在发送 VALID 信号之后发送 READY，也可以在发送 VALID 信号之前将READY 信号置为默认值，这样做可以得到更高效的设计。
AXI总线之五个通道
weixin_39199773的博客
03-15 813
主机发送给从机，包含写数据，和字节掩码WSTRB （strobe），表示哪些字节有效。：读数据和写数据通道都包含一个LAST信号，用于表示传输的最后一个数据。与写操作不同，写操作的写响应是单独通道），用于调试读操作的完成。：信息目的端提供，表示什么时候可以接收地址、数据、控制信号。每个通道都有握手信号，及VALID和READY信号。由从机发送给主机，表示写操作是否完成。：信息源端提供，表示地址、数据、控制信号有效性；包含地址（起始地址）和控制信息。从机发送给主机，包含读数据和。读数据和写数据操作都有。
AXI接口详解（暂时处于翻译阶段）
最新发布
weixin_60010850的博客
07-21 901
在本例中，我们在AR通道上传输单个地址，以传输多个数据项，以及相关的突发宽度和长度信息。这里，AR通道表示三次传输的序列，因此在R通道上，我们看到从机到主机的三次数据传输。读事务和写事务之间的一个区别是，对于读事务，对于事务中的每个传输都有RRESP响应。这是因为，在写事务中，从机必须在B通道上将响应作为单独的传输发送。在这种情况下，AW通道表示三次传输的序列，在W通道上，我们看到三次数据传输。一个事务是一个完整的突发传输，包含一个地址传输、一个或多个数据传输，以及一个响应传输（对于写序列）。
AXI总线（一）：握手机制
keilzc的博客
06-29 7781
首先感谢知乎用户ljgibbs的文章，本文部分摘自《深入 AXI4 总线（一）握手机制》，主要用于自己查漏补缺。 原文链接：https://zhuanlan.zhihu.com/p/44766356 1 双向流控制传输速率 VALID/READY 机制作为一种双向流控机制，可以使发送接收双方都有能力控制传输速率。 发送方置高VALID信号表示发送方已经将数据，地址或者控制信息放到...
AXI协议（3）：AXI架构的握手机制和实现细节
呆呆象呆呆的博客
07-24 5193
以上5条独立的通道（AR，R，AW，W，B）都相互独立，且包含自身通道对应的一个信息信号和一个双路的VALID、READY信号（比如ARVALID/AWREAADY）来实现握手机制。官方文档叙述作为一种双向流控机制，VALID/READY机制可以使发送接收双方都有能力控制传输速率。源设备，也就是发送方(source)，源设备指的是发出某个信号的源目标设备，也就是接收方（destination），目标设备是这个源想要抵达的地方两者的操作（技能）并不相同。注意。......
AXI总线学习-------从零开始详细学-------------连载（1）
gegeBaby的博客
11-13 9502
AXI总线学习连载（1） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是axi...
AXI总线学习-------从零开始详细学-------------连载（8）读数据通中字节通路，narrow transfer
gegeBaby的博客
11-18 5952
AXI总线学习连载（8） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是a...
AXI总线学习-------从零开始详细学-------------连载（9）读数据通中字节不变性
gegeBaby的博客
11-19 3073
AXI总线学习连载（9） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是a...
AXI总线学习-------从零开始详细学-------------连载（10）读写响应
gegeBaby的博客
11-20 4827
AXI总线学习连载（10） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是...
AXI总线学习------从零开始详细学-----------连载（2）axi protocol 通道分类
gegeBaby的博客
11-14 5530
AXI总线学习连载（2） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是a...
AXI和CHI握手机制
yojam的博客
12-17 1490
AXI与CHI, CHI握手, CHI low power, CHI Link layer, CHI credit, CHI flit
FPGA入“坑”之路：大话AXI总线(二)-握手机制
初夏正浓的博客
10-10 714
FPGA入“坑”之路：大话AXI总线（2）-握手机制 【写的初衷纯属个人记录生活，也肯定会有不对的地方，若有，还请各位大佬们不吝赐教，比心0.0】 上一篇文章里，我们初识了AXI，也知道了它独特而诱人的魅力，知道了它如何去传输数据，它的传输通道等等方面。本篇文章，咋们将一起知道它是怎么具体进行数据交互的。 一、“握手？啥玩意” 在学习AXI总线时候，我推荐两个不错的官方文档，官方文档的东西比其他博主所转述的更专业，这两个文档分别是： ARM公司的IHI0022D_《amba_axi_protocol_spe
【总线】AXI4第四课时：握手机制详解
sqqwm的专栏
06-24 2291
AXI4总线握手机制在不同通道的注意事项，深入的了解握手机制。
AXI3.0 & AXI4.0 五大通道接口详细介绍
weixin_42614350的博客
05-31 6595
AXI3.0 & AXI4.0 五大通道接口详细介绍概述五个通道的接口描述全局信号写地址通道信号写数据通道信号写响应通道信号读地址信号读数据通道信号接口信号的具体位宽和功能描述ID 信号数据类信号（WDATA、RDATA、WSTRB、WLAST、RLAST）传输配置信号（AWLEN、ARLEN、AWSIZE、ARSIZE、AWBURST、ARBURST、AWLOCK、ARLOCK、AWCACHE、ARCACHE、AWPROT、ARPROT、AWQOS、ARQOS、AWREGION、ARREGION）
【AXI】解读AXI协议双向握手机制的原理
热门推荐
weixin_43698385的博客
06-10 1万+
AMBA3与AMBA4协议中AXI双向握手机制的详细解读
AXI总线学习-------从零开始详细学-------------连载（4）握手机制简介，内部握手
gegeBaby的博客
11-15 2653
AXI总线学习连载（4） 鲁迅曾经说过： 学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。 我也曾经说过： 英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看 跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多） 好了既然是a...
AXI协议详解
weixin_61103637的博客
03-27 1676
本章主要总结axi协议知识AXI标准协议有五路独立的数据通道（分别为读数据通道，写数据通道，读地址通道，写地址通道，写回复通道），每一路数据通道都遵循双向握手机制，即使用VALID和READY信号作为控制信号来传输数据，只有VALID与READY同时为高的时候，才可以正常的发送数据，而通常情况下，VALID信号用来表示什么时候“地址、数据、和控制信号”是有效的，而READY信号则用来表示什么时候从设备准备好采集数据了。对于上面的讨论，我们可以发现这三种情况，都可以顺利完成握手，同时，协议同样规定，“
FPGA中的AXI总线知识点快速学习（适合新手）
mikusic的博客
02-19 1万+
一、AXI简介 AXI——Advanced eXtensible Interface，直译过来就是先进的可扩展接口，是由ARM公司提出的，是一种面向高性能、高带宽、低延迟的片内总线。FPGA工程师会发现其大量运用于FPGA设计中，官方的外部接口类IP的用户端全都是AXI接口，可见其重要性。AXI包括AXI、AXI-Lite（轻量级、简化级）和AXI-Steam(高速数据流传输) ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值