ZYNQ的AXI协议（三）——五类通道

0.五类通道

• AXI4及AXI_Lite总线中的5个通道中每个通道都包含了一组信息信号，还有一个 VALID 和一个 READY 信号。 VALID 信号由源端（ source） 产生，表示当前地址或者数据线上的信息是有效的；而 READY 信号由目的端（ destination）产生，则表示已经准备好接收地址、数据以及控制信息。 此处的src和dest并不是指master和slave，而是指某通道的数据发起端和接收端。
• 下图中是AXI4的5类通道，其中：
  • 1、s_axi_aw开头的是写地址通道；
  • 2、s_axi_w开头的是写数据通道信号；
  • 3、s_axi_b开头的是写响应通道信号；
  • 4、s_axi_ar开头的是读地址信号通道；
  • 5、s_axi_r开头的是读数据通道；
  • 6、aclk/aresetn是全局时钟和复位信号。
    
• 下面分别介绍各个通道中包含的信号，有些信号在上图中没有出现，这些信号是可选的或者是被设定为定值。
• WUSER是一个