AXI总线学习------从零开始详细学-----------连载（2）axi protocol 通道分类

最新推荐文章于 2024-05-13 10:59:03 发布
最新推荐文章于 2024-05-13 10:59:03 发布
阅读量5.2k 收藏 43
点赞数 29
分类专栏： 初学者系统学习AXI 文章标签： 嵌入式 单片机 fpga arm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gegeBaby/article/details/109694930
版权

AXI总线学习连载（2）

 

鲁迅曾经说过：

学硬件，不是学哪里查哪里，有一些东西是必须系统的学的，不管是嵌入式还是FPGA,硬件学习的积累一定要是系统的。

 

我也曾经说过：

英文手册非常重要，这是学习硬件标准的不二法门，没有捷径，我们这一行可以不说英语，英语也可以像我和我某些同事一样口语富有乡土气息，但是一定要能熟练看，内心看，做阅读理解一样看

跟着这篇博客，慢慢学习，对着官方文档，不仅可以学会这个协议，更能够学会硬件学习的方法，所谓举一反三。（我说的比鲁迅还多）

 

好了既然是axi，那么这么说，只要你使用arm架构的芯片，arm和fpga（pl 可编程逻辑）部分通信，或者外部设备通信，你都会用上这个协议。所以一起来学习，打工人！就该把自己的时间全部放在上面 

好了不废话了，一起来探索吧！ 

 

不要厌烦枯燥，理论学习是在实践之前的必经过程，当学习完axi原型后，我也会专门贴出来一个axi协议使用开发的详细详细详细的n次方的接口解析。请学习过程中不要放弃，不要觉得枯燥！！ （其实说给自己听的）

 

qq：2198187857  这里放出来一下，就是希望朋友们指导，有不足的地方批评教育一下，作为新手，还是很认真在学习

--------------------------------------------------------------分割线-----------------------------------------笨蛋看不见-----------------------------------------

在我每次学习新东西前，我首先会复习上次的内容，那么我把一些关键信息放在这里。如果想要复习，请回到连载（1）

 

 

上一次我们学到五个通道

         读地址通道（read address  channel）   AR

        读数据通道（read data address channel）R

        写地址通道（write address channel ）AW

        写数据通道（write data channel ）W

最低0.47元/天 解锁文章
「已注销」
关注
  • 29
    点赞
  • 踩
  • 43
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
AXI-protocol-翻译.pdf
02-22
全中文的，对xilinx的AXI接口的详细中文介绍，包括各种模式，欢迎下载阅读！ AMBA AXI 协议以高性能，高频系统设计为目标，提供了很多适合高速亚微型系统 互连的特征。 AXI 协议是基于burst 的，每个交易都包括一些地址和控制信息描述了需要传输的 数据的特征，这些地址和控制信息被放在地址通道上。数据在主设备和从设备之间传输， 主设备通过写数据通道写数据到从设备，通过读数据通道从从设备读取数据。写交易中， 所有数据流从主设备流向从设备，AXI 协议提供一个额外的写响应通道，用于从设备通 知主设备写交易完成。
AMBA_AXI_Protocol.pdf
10-01
amba axi 协议 第一版 有点过时了 ，英文版的，感兴趣的可以看看
AXI Interconnect IP核的连接模式简介
u011565038的博客
05-13 1750
AXI Interconnect IP核内部包含一个 Crossbar IP核，用于在 Slave Interfaces（SI）和 Master Interfaces（MI）之间路由传输。在连接 SI 或 MI 到 Crossbar 的每条路径上，可以选择性地添加一系列 AXI Infrastructure cores（耦合器），以执行各种转换和缓冲功能。
AXI协议解析(六)
Alfred的博客
01-01 2360
有朋友提出希望讲一下AXI的原子访问（Atomic Accesses）。其实这部分我在前面特意没提及，一是个人感觉这块牵扯的基本概念太多，而且晦涩难懂，二是工作中真需要用到的机会也不多。今天简单介绍一下，有不对的地方请大家指教。 何为“原子性”？在这里，“原子性”指的是内存访问的一个特征，也称为原子访问，该内存访问操作要么执行完，要么不被执行，不存在执行一半被打断的可能。也就是该内存访问操作像原子一样不可切割。 为此，ARMv8-A（注意，不是AXI）中定义了两种原子性：单拷贝原子性（single-copy
AXI Protocol and AMBA AXI
maxzcl的博客
04-18 855
the important one for hardware is AMBA AXI, which is Arm Microcontroller Bus Architecture Advanced eXtensible Interface see Arm's own documentation for a controlled learning experience: Documentation – Arm Developer for a comprehensive coverage of all
AMBA_AXI Protocol_Introduction
GloriaHuo's Blogs
08-25 236
信息源（information source）使用VALID信号指示通道中的valid address，data，或者control information是可使用的；Read data通道和write data通道都包含LAST信号指示一次transaction的最后一个数据项的传输。这个特性意味着一个register slice可以在任何一个通道的任何一个节点插入，代价是额外的延迟周期。5个通道中的任意一个通道都由一系列的信息信号集，还有提供双向握手机制的VALID和READY信号组成。
AXI protocol 翻译.pdf
11-05
小白必看AXI协议翻译，简单易懂，
axi-quad-spi 示例工程
01-24
AXI-Quad SPI 示例工程是基于AXI接口的四线SPI（Serial Peripheral Interface）控制器设计的一个实例，通常用于嵌入式系统中与各种外设进行通信。在本示例工程中，我们将深入探讨AXI-Quad SPI的工作原理、设计结构...
使用verilog代码实现AXI-LITE协议
最新发布
05-20
使用verilog代码实现AXI-LITE协议，包含master和slave两个部分的代码，并且设计testbench使用master模块和slave模块进行读写控制，仿真成功。 主机使用axi_lite_master文件，可以自行更改代码增加对应寄存器的控制...
53-Vivado AXI4-stream 总线设计.7z
03-31
Vivado AXI4-stream 总线设计是FPGA开发中的关键部分，它涉及到了高级综合工具Vivado、AXI4-stream协议、硬件描述语言Verilog HDL以及仿真技术。这一主题涵盖了一系列复杂的概念和技术，下面将详细介绍这些知识点。 ...
52-Vivado AXI4-Lite 总线设计.7z
03-31
Vivado AXI4-Lite总线设计是FPGA开发中的一个重要环节，它涉及到了硬件描述语言Verilog HDL和FPGA的系统级接口规范。AXI4-Lite是Advanced eXtensible Interface (AXI)协议的一个轻量级版本，主要用于简单的控制和...
xilinx-axidma-master
06-29
从压缩包子文件的文件名称列表 "xilinx_axidma-master" 来看，这可能是一个包含整个项目源代码、文档、测试案例和其他相关资源的压缩包。解压后，通常会有一个顶级目录，也叫"xilinx_axidma-master"，里面会有以下...
AMBA-AXI总线协议
m0_38037810的博客
08-22 1690
本文参考： 　　1.https://www.cnblogs.com/lkiller/p/4773235.html 　　2.AMBAAXI and ACE ProtocolSpecification 0.绪论 AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，...
【AMBA总线三部曲】AXI协议理解
TommiWei的博客
08-04 814
这篇文章让你必须了解AXI，通俗易懂，一看就懂！
AXI 总线协议学习笔记（2）
记录所学，分享知识，结识挚友
02-01 4840
AXI协议详述
【ARM AMBA AXI 入门 9 - AXI 总线 AxPROT 与安全之间的关系 】
CodingCos的博客
06-19 2573
ARMv8 架构中的AXI（Advanced eXtensible Interface）总线与NS（Non-Secure）位密切相关。NS位是指在ARM TrustZone安全扩展中定义的一种状态，用于区分安全和非安全的处理器执行环境。AXI总线可以通过NS位来实现安全和非安全处理器之间的隔离和通信。具体来说，AXI总线上的每个事务都包括一个NS位，用于指示该事务所属的处理器执行环境。当一个非安全处理器向一个安全设备发起事务时，该事务的NS位应该设置为非安全。
AXI总线详解附带C2C
u012780083的博客
09-29 2693
使用的是xilinx芯片AXI总线协议。首先说明一下AXI总线是内部总线，主要用于读写地址；且地址与数据可以乱序排列（支持突发模式）。 https://zhuanlan.zhihu.com/p/96804919 转自知乎，详细介绍AXI读写过程以及master、slave握手协议的方式。一般来说，总线位宽和burst size一致的，所以有时读写地址时会在前段加上一些固定的偏移地址。AXI-LITE是Burst-length严格定于1， burst size严格定于总线位宽的AXI.AXI-FULL作.
【AMBA】ARM总线-APB/AHB/AXI介绍
kissdragan的博客
05-02 3777
什么是总线？首先，在学习AMBA总线之前，我们先对总线下一个定义。根据维基百科的定义：总线（Bus）是指计算机组件间规范化的交换数据（data）的方式，即以一种通用的方式为各组件提供数据传送和控制逻辑。根据chatgpt的解释：总线（Bus）是计算机中用于传输数据、地址和控制信号的一组共享的物理电线或逻辑路径。通过总线，不同的组件和设备可以相互通讯，并进行数据交换。计算机系统中的总线可以分为多种类型，如地址总线、数据总线、控制总线等，它们都有各自的作用和特点。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值