关于mos驱动芯片的layout

本文探讨了在设计Buck电路时,layout对电路性能的影响。通过实例指出原始layout的问题,如回路面积过大,并分享了改进后的layout效果。在调试过程中,发现了上管驱动波形异常,经分析认为可能是自举电容过小。增加自举电容和调整相关电阻后,电路性能得到改善,强调了layout和参数选择在电路设计中的关键作用。
摘要由CSDN通过智能技术生成

在绘制buck电路的过程中发现layout对电路的影响较大. 高手指出了我绘制电路中的问题, 如下:

各个回路的面积都比较大, 下边是更改后的layout,还是不够好,不过经过调试后输出也基本能符合要求了, 可以对比一下.

在调试的时候还发现另外一些问题:

上管的驱动波形为啥会突然下跌然后又上升, 200khz 4.7nf 感觉是这个自举电容小了,

增大自举电容后波形改善了点,

  • 0
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值