FPGA
文章平均质量分 56
FPGA 可编程 VHDL VERILOG
hcoolabc
这个作者很懒,什么都没留下…
展开
-
[Real-Time Spectrum Analyzers (RTSA) ] 实时频谱分析 A
这部分内容比较多,先写一部分吧;这个是频谱仪的一部分功能,姑且把仪器制造商分别一流和其他吧;一流的应该只有两家,Agilent 安捷伦和 R&S罗德与施瓦茨;一、安捷伦的部分新产品9040不必再考虑,跳过吧;二、性能基本相差不大,以后就是这款了。原创 2024-04-30 11:56:50 · 426 阅读 · 0 评论 -
【Package Marking】UG475 FPGA 芯片丝印解析 AMD XILINX
Spartan 7 DevicesKintex 7 DeviceVirtex 7 Device说明条目定义Xilinx LogoXilinx 徽标、带有商标的 Xilinx 名称和商标注册状态。Pb-free Character对于 FFG、FBG 或 SBG 封装,器件右上角标有无铅字符,表示该器件使用无铅材料组制造,如无铅凸块和基板在无铅 (FFG/FBG/SBG) 封装中的交叉运输中所述Family Brand Logo具有商标和商标注册状态的设备系原创 2024-04-11 14:40:52 · 433 阅读 · 0 评论 -
【晶振选型】VCTCXO &TCXO 布线 参考
一、供电旁路电容二、使能信号三、输出的交流耦合四、输出波形转换五、压控滤波电容最后 CTS的是真不错,1K可是-140啊原创 2024-03-20 19:10:40 · 178 阅读 · 0 评论 -
【晶振选型】 Clipped sine wave 的几个典型应用
Clipped sine wave 是 TCXO 最常用的输出选项。– 低功耗,改善热特性 更好的老化和频率稳定性– 相位噪声性能优于CMOS输出。原创 2024-03-20 18:57:32 · 252 阅读 · 0 评论 -
【晶振选型】输出波形的比较 CMOS & Clipped sine wave & TTL
为了便于使用:LVDS输出只需要一个电阻器,而LVPECL则需要在发射器和接收器端接。对于更高的频率:LVDS、LVPECL和HCSL的转换速度比CMOS快,但需要更多的功率。为了实现最低功耗:如果您的频率高于 150 MHz,我们建议使用 CMOS 或 LVDS。为了获得最佳抖动性能:LVPECL、LVDS,如果频率足够低,则使用 CMOS。原创 2024-03-20 18:42:05 · 702 阅读 · 0 评论 -
【数电符号】9 Selectable Functions
相同为1,不同为0。原创 2024-02-27 11:42:40 · 353 阅读 · 0 评论 -
【Xilinx UG 学习】Microblaze
ug984 << MicroBlaze Processor Reference Guide>>原创 2024-02-04 10:33:29 · 447 阅读 · 0 评论 -
【ADI 知识库】X 波段相控阵开发平台 硬件 2
ADAR1000-EVAL1Z评估板是一款模拟波束成形前端,设计用于测试ADAR1000和ADTR1107的性能。ADAR1000 是一款 8 GHz 至 16 GHz、4 通道、X 波段和 Ku 波段波束成形器 IC。ADTR1107是 6 GHz 至 18 GHz 前端发送/接收模块。ADAR1000-EVAL1Z板由8个RF单元组成。每个单元包含一个核心ADAR1000,周围环绕着四个ADTR1107。评估板上的所有RF输入/输出均引出至SMPM同轴连接器。原创 2024-02-01 15:46:04 · 422 阅读 · 0 评论 -
【xilinx primitives 】02 OBUFDS and OBUFTDS
参考源:< UG471 7 Series FPGAs SelectIO Resources User Guide >该设计元件是单输出缓冲器,支持低电压、差分信号。OBUFDS隔离内部电路,并为离开芯片的信号提供驱动电流。它的输出表示为两个不同的端口(O 和 OB),一个认为是“主端口”,另一个是“从端口”。主端口和从端口是同一逻辑信号(例如,MY原创 2024-02-01 09:41:18 · 487 阅读 · 0 评论 -
【xilinx primitives 】01 IBUFDS and IBUFGDS
【代码】【xilinx primitives 】01 IBUFDS and IBUFGDS。原创 2024-01-31 17:56:32 · 400 阅读 · 0 评论 -
【 FPGA 封装设计资源 】 Xilinx vs Altera
举例:先选封装;再选器件二维交叉检索后,在右击另存即可。原创 2023-12-27 15:24:31 · 679 阅读 · 0 评论 -
【FPGA 器件比较】Altera -- Xilinx
如上表,altera被蓝厂收购后,产品线的混乱比较突出,反观被红厂收购的xilinx则幸运的多。头部产品可以说“遥遥领先”。。。。国内用的最多的应该还是中档定位的7系列产品,其性价比十分的突出。原创 2023-12-21 15:33:27 · 660 阅读 · 0 评论 -
【AD9510 概要总结】A..
AD9510提供多路输出时钟分配功能以及片内锁相环(PLL)内核。该设计强调低抖动和相位噪声,以最大限度地提高数据转换器性能。对相位噪声和抖动要求苛刻的其他应用也受益于该器件。PLL部分由可编程基准分频器(R)组成;低噪声鉴频鉴相器(PFD);精密电荷泵(CP);以及可编程反馈分频器(N)。通过将外部压控晶体振荡器 (VCXO) 或压控振荡器 (VCO) 连接到 CLK2 和 CLK2B 引脚,可以将高达 1.6 GHz 的频率同步到输入基准。有 8 个独立的时钟输出。原创 2023-11-27 10:47:57 · 844 阅读 · 0 评论 -
【AD9371 AD9375 概要总结】A ...
JESD204B接口的优点包括减少数据接口布线所需的电路板面积,以及由于需要更少的引脚而提供更小的封装选项。请注意,VDDA_1P3是指所有模拟1.3 V电源,包括:VDDA_BB、VDDA_CLKSYNTH、VDDA_TXLO、VDDA_RXRF、VDDA_RXSYNTH、VDDA_RXVCO、VDDA_RXTX、VDDA_TXSYNTH、VDDA_TXVCO、VDDA_CALPLL、VDDA_SNRXSYNTH、VDDA_SNRXVCO、VDDA_CLK和VDDA_RXLO。它也可以用作通用接收器。原创 2023-11-27 10:10:18 · 1698 阅读 · 0 评论 -
Xilinx 产品制程工艺
供货至2030年。原创 2023-11-02 12:14:17 · 89 阅读 · 0 评论 -
【晶振选型】普通时钟信号-TTL/CMOS LVPECL LVDS HCSL
低电压正射极耦合逻辑。原创 2023-10-31 13:56:42 · 149 阅读 · 0 评论 -
Xilinx 7 系列 1.8V LVDS 和 2.5V LVDS 信号之间的 LVDS 兼容性
7 系列数据手册列出了 Xilinx 7 系列 LVDS(HP 组)和 LVDS_25(HR 组)输入和输出的电气规格。不存在任何输出规格违反符合 TIA/EIA-644 标准的接收器的情况,或者输入规格违反符合。LVDS 标准规定了兼容器件的 LVDS 兼容输入和输出的最小和最大差分和共模电压。与LVDS兼容驱动器和接收器连接时,7系列LVDS和LVDS_25输入和输出应该。),设计人员可以更改/修改电路板端接方案,以符合驱动器和接收器规范。标准的驱动器的情况。原创 2023-10-30 22:41:54 · 1194 阅读 · 0 评论 -
【Xilinx Kintex-7 & Virtex-7 LVDS bank电压】
Xilinx的7系列FPGA有两种IO Bank:HP(High Performace)和HR(High Range)。HP(high-performance)I/O banks的设计目的是为了获取更高的Memory及chip-to-chip间的传输速率;HR(high-range)I/O banks的设计目的是为了更宽的I/O电平标准。两种BANK的IO口电压不同,其中HR I/O Banks的VCCO电压最大为3.3V,HP I/O banks的VCCO电压最大为1.8V。原创 2023-10-30 22:25:51 · 1127 阅读 · 0 评论 -
【关于FPGA内部die到pin的延时数据,即pin delay获取方法】
Xilinx目前在用的是ISE,和Vivado;二者之间并不是可以互相替代的,或者说这两者不完全是迭代的关系。①不管是windows平台还是linux平台,首先可以使用非工程模式,即TCL模式;首先,本文只介绍Xilinx的,Alteral的以后。第二,先介绍常用的–VIVADO。pin delay 如下。原创 2023-10-17 16:05:46 · 1202 阅读 · 2 评论 -
【IBIS 模型与仿真 - IBISWriter and Write_IBIS】
在ISE中,IBIS编写器用于生成设计的IBIS模型。在 PlanAhead / Vivado 中,有一个称为 write_ibis 的流程来完成此任务。在 PlanAhead/Vivado 中,您可以使用 write_ibis 命令编写 IBIS 模型。IBIS编写器是从ISE流程中用于生成特定设计的IBIS模型的工具。对于 FPGA 设计,这是以本地电路描述 (NCD) 文件的形式对设计的物理描述,文件扩展名为 .ncd。☆ 在文件中包括该设备的所有 I/O 型号,即使它们未使用。原创 2023-10-17 13:36:05 · 356 阅读 · 0 评论 -
【每日一坑】产看版本
1> 查看 USRP UHD版本。2> 查看 GNURADIO 版本。3> 查看UBUNTU 版本。原创 2023-07-21 14:11:32 · 180 阅读 · 0 评论 -
转》【iCore4 双核心板_FPGA】例程十:FSMC总线通信实验——复用地址模式
int main(void){int i;unsigned int fpga_read_data;system_clock.initialize();fsmc.initialize();led.initialize();LED_GREEN_ON;while(1){ for(i = 0;i < 256; i++){ fpga_writ...转载 2019-05-29 23:54:15 · 423 阅读 · 0 评论 -
基于FPGA(cyclone IV)的NOR FLASH的应用
基于FPGA(cyclone IV)的NOR FLASH的应用1.器件挂载到QSYS的三态驱动器上;2. 查阅datasheet,配置时序;3.编译,参考“黑金”或者“微雪”的例程,原创 2018-09-22 11:28:51 · 2348 阅读 · 0 评论