先做一个演示:
^^vjjjjjjjjjjyjjjjjjjjjjjp/adder/d /a/d /b/d /sum/d kkkkkkkkk
adder adder0
(
.rst(rst),
.clk(clk),
.a(a0),
.b(b0),
.sum(sum0)
);
把上面的代码复制到一个文件里。在linux(windows下没试过,因为键的映射不同,可能不对)下用vim打开该文件。
把光标移到第一行的任何位置,在normal模式下敲入
"ayy 把第一行的内容读入register a
移动光标到adder那一行,在normal模式下敲入
50@a 把register a的内容重复执行50次
有兴趣了吗?
if (no), dzh.mop.com
else
在编写verilog程序时,有大量相似的模块,比如:
adder adder0
(
.rst(rst),
.clk(clk),
.a(a0),
.b(b0),
.sum(sum0)
);
adder adder1