【驯服野生verilog-mode全记录】day3 —— 基于vim自动生成verilog-mode格式初始文件模板

已于 2022-09-07 20:05:44 修改
阅读量957 收藏 2
点赞数 1
分类专栏： verilog-mode本地配置指导 尼德兰的喵全内容专栏 文章标签： fpga开发 芯片 verilog vim
于 2022-09-07 19:51:44 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/moon9999/article/details/126752039
版权

前言

【驯服野生verilog-mode全记录】day0 —— verilog-mode的安装

【驯服野生verilog-mode全记录】day1 —— 常用链接与基本命令模板

【驯服野生verilog-mode全记录】day2 —— 模块的例化

如果能在创建verilog文件时直接生成verilog-mode的初始模板，那么就进一步节省了RTL的编码量，本篇博客就是阐述如何实现这一功能，思路和技巧参考了很多vimrc的配置技巧。

效果展示

在任意目录，新建test.v文件，初始文件格式为：

// +FHDR------------------------------------------------------------
//                 Copyright (c) 2022 MOON.
//                       ALL RIGHTS RESERVED
// -------------------------------------------------------------
了解本专栏 订阅专栏 解锁全文 超级会员免费看
尼德兰的喵
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
vim verilog自动化工具
11-13
eetop网友提供的vim verilog设计自动化工具，使用了，非常不错。 将压缩包解压后，将其中.vim/plugin/automatic.vim 拷贝到你home目录下相同目录中（.vim/plugin/），同时也拷贝.vim/after将home目录下.vim/， after目录下是一些图标，默认是linux平台下的图标。
gvim【二】【ab命令快速制作verilog模板】
凳子花❀的博客
03-30 4817
最近刚学习gvim，然后发现有个神奇的功能，可以快速制作verilog模板，但是网上没有相应的分享，所以自己制作了一个，分享出来（windows下）。 模板包括：module，时序逻辑块，组合逻辑块，testbench，计数器和三段式状态机。 使用方法： 1.将以下代码拷贝到 _vimrc文件中（该文件在安装目录中）： :ab Module module module_name(<enter......
VIM支持C/C++/Verilog/SystemVerilog配置并支持Win/Linux环境的配置
最新发布
麦子点点的博客
04-07 568
一个同时支持c/c++/verilog/systemverilog的vim配置，并且同时支持linux和windows开发环境
在Vim中集成emacs下的verilog-mode功能
weixin_34212762的博客
07-15 3692
在vim上安装配置verilog-mode 更新emasc最新verilog-mode 下载 最新版可以见 verilog-mode 安装 window 从网上找到的教程清一色是让在$HOME目录下新建一个elisp目录然后放verilog-mode.el进去，再写个.emacs要新建.emacs还需要用cmd窗口echo hi >...
.vimrc设置 vim模板 RTL verilog模板
zhenggege_11的专栏
01-04 1321
.vimrc设置 vim模板 https://mck.baidu.com/v8957430-229427-1609596.html
Verilog开发神器--VerilogMode
CrazyUncle的博客
03-05 3530
Verilog mode插件，提升verilog开发效率，让摸鱼变得顺理成章。
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为输入。 然后执行： 精制与...
verilog-ethernet-master_ethernet-verilog_crewmsp_verilog_Etherne
10-03
Verilog Ethernet Components ReadmeGitHub repository: alexforencich verilog-ethernet
基于Verilog-A语言的霍尔元件仿真模型的建立
05-25
该模型充分考虑了各种物理效应及寄生效应的影响,采用硬件描述语言Verilog-A实现,非常适合在Cadence Spectre环境下对霍尔元件及整个霍尔集成电路进行仿真分析。实验结果表明:该模型仿真精度高、结构简单、易于实现。
verilog-testbench:自动生成Verilog Testbench文件
05-09
自动测试台 一个简单的用于编辑verilog的插件。 我希望你喜欢它。 特征 生成组件实例 支持verilog-2001语法 需要python3 安装 Plug ' kdurant/verilog-testbench ' 用法 运行:Testbench生成testbench模板 运行:...
vim-tlv-mode:Vim 的事务级 Verilog 支持
06-14
Vim 的事务级 Verilog 支持vim-tlv-mode插件在【Vim 文本编辑器】 中增加了对事务级 Verilog（简称 TLV）的支持。 该插件旨在提供在 Vim 中高效开发 TLV 代码所需的一切： 文件类型检测语法高亮（包括可选的配色方案...
linux上vi好用的插件,vim下好用的verilog插件
weixin_42423852的博客
05-14 204
vim下好用的verilog插件：)( 更新) - [IC]根据别人的插件修改了一下：)只要了几个功能：)更新了下，把begin放在了下面。同时增加了一个功能。就是按下保存会自动修改Last Modifited的时间：)比较实用：)使用此功能在启动文件中加入：autocmd BufWritePre,FileWritePre *.v ks|call LastModified()|'svimrc...
用GVIM/VIM写Verilog——VIM配置分享
热门推荐
啦啦啦啦啦
09-13 1万+
使用VIM或GVIＭ最基本的配置，不包含任何插件相关的设置，VIM用于写verilog，非常欢迎大家在评论区分享讨论。 本文不进行插件的配置，不进行基本使用方式与使用技巧的说明，仅作为基本配置的分享交流 用GVIM/VIM写Verilog——VIM配置分享基本配置几点说明1，禁用方向键，使用 jk 代替ESC2，自动补全命令配置3，进行版权声明的设置4，一些其他映射 基本配置 set nocompatible "不兼容vi syntax on "语法高亮度显示 set noerrorbells " .
格式化verilog/systemverilog代码插件
weixin_30652897的博客
09-29 1726
1. 插件source code https://github.com/vhda/verilog_systemverilog.vim 2. 安装插件 解压后 copyverilog_systemverilog.vim文件夹到 ：~/.vim/bundle Note: 前提是安装了pathogen插件管理器, 安装请参考： https://w...
VIM插件 -- 自动生成verilog module的testbench
darknessdarkness的博客
06-19 2021
VIM插件 – 自动生成verilog module的testbench @(VIM) 文章目录VIM插件 -- 自动生成verilog module的testbench1. 动机2. 代码3. 使用方法4. 效果5. 说明 1. 动机 软件语言都有各自好用的IDE，各种自动补全，高亮，语法检查。而苦逼的ICer大多还操着远古时期的VIM写着verilog。也是，硬件语言本身就小众，即使是xilinx, altera等大厂的vivado, quartus等大牌软件，自带的代码编辑器也不是很友好。好在号称编辑
emacs php-mode.el,在Vim中集成emacs下的verilog-mode功能
weixin_42495394的博客
03-20 489
在vim上安装配置verilog-mode更新emasc最新verilog-mode下载安装window从网上找到的教程清一色是让在$HOME目录下新建一个elisp目录然后放verilog-mode.el进去，再写个.emacs要新建.emacs还需要用cmd窗口echo hi > .emacs但我照做了没有用在emacs下， 依次输入C-h v load-path回车， 就可以看到下面界...
Vim为特定文件载入模板
Sorel的博客
06-07 1703
编程开发实际上有许多重复性的工作，比如编写C/C++时有一些头文件是通用的，但在Vim里面每次创建新文件默认都是空白文件，手工输入其实挺繁琐的，下面介绍两种为特定文件载入模板的方法，仅以C为例，其他语言类似方法一这种方法的特点是以纯vimscript实现，跨平台autocmd BufNewFile *.c exec ":call SetHeader()" func! SetHeader()
linux vim verilog,linux中vim/gvim的安装与verilog，systemverilog语法高亮显示
weixin_30635707的博客
05-14 715
linux中vim/gvim的安装参考如下链接：https://blog.csdn.net/Stone_Age/article/details/47276995?utm_source=blogxgwz8安装完后，在用户目录下vim和gvim都能正常使用。但不能进行systemverilog语法高亮，参考网上的一些高亮做法，一直会报错。安装后我出现了backspace不能删除的现象，通过在.vimr...
Gvim高级操作006--verilog例化代码对齐
IC小鸽的博客
11-25 1万+
Gvim高级操作006--verilog例化代码对齐 Gvim如果没有安装对齐插件的情况下，无法通过快捷操作实现verilog例化代码对齐。 但是可以通过正则表达式匹配插入空格实现代码对齐 基本原理是： 删除空格，点号”.“和信号之间不能有空格，左括号”（“紧贴信号名，右括号”)”与“，”间隔一致，这样才能保证代码后续对齐 匹配点号“.”与左括号“（”之间的字符数量，不足30则插入空格，...
如何在Verilog-mode下输入快捷键 Ctrl+c 和 Ctrl+i
06-08
在 Verilog-mode 下，Ctrl+c 和 Ctrl+i 都有默认的绑定行为，分别是复制和缩进。如果你想要更改这些绑定，可以通过以下步骤来完成： 1. 打开 Emacs 配置文件（一般是 `~/.emacs` 或 `~/.emacs.d/init.el`）； 2. ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值