LPDDR5 BL/n学习

最新推荐文章于 2024-05-10 08:00:00 发布
最新推荐文章于 2024-05-10 08:00:00 发布
阅读量1.3k 收藏 7
点赞数 1
分类专栏： 笔记 文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hemlok/article/details/133267223
版权

协议定义

LPDDR5和DDR协议有些不同，BL/n协议上定义为Effective Burst Length，见下表：
在这里插入图片描述

个人理解

  • WCK：CK比例：LPDDR5 的DQ时钟和CA时钟分离，WCK即为DQ时钟，CK即为CA时钟；4:1表示WCK频率是CK的4倍；
  • 从上图中很明显可以看出，速率>3200Mbps(WCK>1600MHz)的时候，只能使用4:1的模式，这是因为CA驱动力有限，随着频率的上升，SI变差，所以需要使用4:1来确保采样正确性；
  • BL/n这个简写，无论是从字面上还是实际协议描述上，都是表示本次传输数据开销，对应的CK周期数(tCCD换算到CK周期数)；
  • 对于没有BG的模式(8B/16B)，BL/n_min/max都是一样的值，因为全是bank，时序参数没有不同；但是BG模式由于BG切换和BA切换时序开销不同，所以会出现BL/n_min和max的差异；
hemlok
关注
  • 1
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
LPDDR5原理简介
tomorrow_today的博客
02-09 2万+
LPDDR5原理 标签： 手机关键接口技术 一、接口简介 1、什么是LPDDR？ 介绍LPDDR之前得先了解什么是DDR？DDR全称为Double Data Rate SDRAM，中文名为“双倍数据率SDRAM”。DDR是在原有的SDRAM的基础上改进而来，严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR。而LPDDR是在DDR的基础上多了前缀LP(Low Power)，它拥有比同代DDR内存更低的功耗和更小的体积。 DDR与SDR区别：传统的SDR SDRAM只能在信号的上升沿进行数据传输，
LPDDR5_Specification.pdf
12-12
LP5规范，未发布，需要以最终发布为准。 DISTRIBUTION: List all committees that this ballot should be distributed to JC-42.6
LPDDR5-JEDEC标准
04-01
LPDDR5的JEDEC标准和一些自己做的笔记，相关的感兴趣的同事应该能能够知道该资源
DDR扫盲——关于Prefetch与Burst的深入讨论
热门推荐
茫茫大士的专栏
10-06 1万+
FROM：http://blog.chinaaet.com/justlxy/p/5100052027 学习DDR有一段时间了，期间看了好多的资料（部分公司的培训资料、几十篇的博文，Micron的Datasheet，JESD79规范等）。但是有一个问题，想了好久（很多资料都没有说明白），至今才算搞明白，所以写一篇文章和大家分享一下。 如题，接下来要讨论的主要是关于Prefetch和Burst相关...
LPDDR5电路设计的新功能
最新发布
一只豌豆象的博客
05-10 928
本文从硬件电路设计的角度，简述了LPDDR5 JEDEC标准中新增的功能。
DDR电路设计建议
strongerHuang
11-03 273
关注+星标公众号，不错过精彩内容转自 | 凡亿PCBDDR内存在我们生活中无处不在，手机、平板、电脑基本都有它的身影。那么，你知道DDR电路是如何设计的吗？本文结合瑞芯微RK3588来了解一下DDR内存设计的一些要点。DDR电路简介RK3588 DDR 控制器接口支持 JEDEC SDRAM 标准接口，原理电路16位数据信号如图8-1所示，地址、控制信号如图8-2所示，电源信号如图8-3所示。电路...
为什么LPDDR不能完全代替DDR?
weixin_41155581的博客
07-10 5910
从LPDDR相比DDR的区别着手，说明LPDDR不能取代DDR的原因
LPDDR5 之Link ECC2
cmhchu的博客
03-23 2266
在JEDEC中，Link ECC的计算公示如下： 此处不能看成3个表格，应该看成1个表格。是137列，11行。 Beat代表的是每个Burst的数据。 DQ pin行中代表的是DQ0-DQ7。S0-S8是算出来的Link ECC code. 对于DQ8-15计算方式与DQ0-7一致。 对于BurstLength=32时，分为前16个Burst和后16个Burst，分开进行Link ECC code计算。 计算公式是将每个1的位置的数据进行异或，从而得到S0-S8. 在输入数据时，将Link
LPDDR5x上电及初始化
m0_53559277的博客
05-02 1822
LPDDR5x Initialization
深入了解内存
kid0912的回收站
05-08 2120
RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。 对于很多用户或者有一
LPDDR5 JEDEC
upc886的专栏
05-21 2000
LINK ECC 1.wck 1600MHZ 2.在dram接口处按照per byte per burst即8x16=128bit计算ECC,所以对于dg width=16,BL16 有2组ECC,对于BL32有4组ECC 3.Write 。模式寄存器支持write ECC并打开write ECC enable 。RDQS t as input,表征写ECC数据 。DQ按照128bit粒度产生和校验ECC,DMl按照16bit数据粒度产生和校验ECC。 。支特normal write和mask write
DRAM技术精解(中文) DDR3-DDR4-DDR5-LPDDR3-LPDDR4-LPDDR5.pdf
10-02
本文档为DRAM Technology DDR3_DDR4_DDR5_LPDDR3_LPDDR4_LPDDR5技术精解 中文版. 本文档详细介绍了dram的历史发展中出现的不同技术，以及技术对应的解决方案 这是最详细的介绍, 把基本DDR 到DDR5，LPDDR 到LPDDR5的所有技术都有涉及. 本文花费周期约一年，记录DDR系列和LPDDR系列重要技术的来源和内部原理， 掌握它们会对于理解dram技术有非常大的帮助. 比如: 1 prefetch和burst length的关系 2 ODT技术的阻抗匹配内幕是什么? 3 LPDDR4 LVSTL IO模型的优点 ...... ** 行业标准： 作者有数年spec经验, 熟悉JEDEC标准建立的过程. ** 专业: 数年dram问题debug，spec解读专业到位。 ** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！
LPDDR5 (6400M) specification
05-12
LPDDR5 (6400M) specification BG Mode, 8B Mode, 16B Mode
LPDDR4和LPDDR5的供电和电源分析
02-14
LPDDR4和LPDDR5的供电和电源分析 LPDDR 结构DDR PHY 是 DDR controller 和 DRAM 之间的桥梁，它在 DDR IP 市场上占据着较高的市场份额。然而，DDR PHY 具有较高的技术门槛，要在这类 PHY 上实现突破并不容易。DDR ...
JESD209-5 lpddr5.rar
02-16
《LPDDR5技术详解——基于JEDEC标准》 低功耗双倍数据速率5（LPDDR5）是JEDEC固态技术协会发布的一种内存标准，旨在满足移动设备日益增长的性能需求，同时优化能效。这份标准，即“JESD209-5”，在2019年2月发布，...
LPDDR5X Specification
05-12
LPDDR5X Specification LPDDR5X Specification是JEDEC（Joint Electron Device Engineering Council，固态技术协会）发布的一份技术规范，用于定义低功率双数据速率5（LPDDR5）存储器的技术要求和规格。这份规范是...
LPDDR5/5X BG mode，8B mode和16B mode
hemlok的博客
09-25 2294
LPDDR5/5X 器件，协议上支持多个bank架构可静态配置；配置在MR3：模式说明协议要求速率要求BLBG模式每CH 4BG， 4BALPDDR5/5X>3200MbpsBL16 & 328B模式每CH 8BALPDDR5任何速率BL3216B模式每CH 16BALPDDR5/5X<=3200MbpsBL16 & 32。
DDR3相关概念
weixin_44101336的博客
04-30 6409
1、BL8 突发长度 理解一下概念： 突发传输： 在通信领域中一般指在短时间内进行相对高带宽的数据传输。 Burst(突发)： 是指在同一行中相邻的存储单元连续进行数据传输的方式。 BL突发长度： 连续传输的周期数就是突发长度。 在突发传输的模式下，多个数据单元(相当于一个数据块)来传送，从而提高传输效率。 BL8： 突发长度为8，app_addr必须是8对齐的地址，比如数据宽度Data Width为32，每次读写数据的长度为8*32=256bit。 2、MIG时钟和DDR3时钟 例如IP核 中配置如下：
SV 报错Error-[SE] Syntax error Following verilog source has syntax error : ["continue" inside a concurrent process] "../tests/lpddr_tests/lpddr_crm_test.sv", 74: token is ';' continue;
07-16
这个错误提示是因为在一个并发进程中使用了 "continue" 关键字，而 "continue" 关键字只能在循环语句中使用。根据错误提示，问题出现在 "../tests/lpddr_tests/lpddr_crm_test.sv" 文件的第 74 行，具体是在一个分号后面使用了 "continue" 关键字。要解决这个问题，你需要检查该行代码并确保 "continue" 关键字只在循环语句中使用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值