为什么LPDDR不能完全代替DDR?

LPDDR作为low power版本的DDR，在标准中定义的带宽甚至比同代的DDR更高，似乎相比DDR，LPDDR只有优点而没有缺点，那么为什么LPDDR不能完全代替DDR？今天思考得到了两个可能的原因，仅作抛砖引玉之用，如果看到的大佬有更好的想法或者想对我的看法进行纠正，欢迎讨论。

在介绍具体原因前，先看一下LPDDR相比DDR的最主要区别：电压低（也是实现低功耗的最主要手段）。由于相同制造工艺下，芯片的供电电压越低，芯片能达到的工作频率就越低，为了保证工作速率，LPDDR作了权衡，也就对应了它不能被DDR替代的几个可能原因：

1.最重要的，标准中的带宽是单个DQ pin的带宽，但LPDDR通常比DDR的数据位宽小，所以实际的数据吞吐率并没有更高。而如果LPDDR和DDR采用了相同的数据位宽，其低功耗的优势可能也就没那么明显了。

2.为了减少负载电路以保证时钟频率，LPDDR单个channel的DQ数据位宽仅有16bit，为了实现相同的数据位宽，LPDDR就只能将多个channel拼在一起（例如为了实现32bit的数据位宽，就需要两个channel合拼），但这就导致单个package中能提供的bank数量较少，从而降低了并发性。但是，由于每个channel的颗粒较少，且互联线长度较短，LPDDR相比DDR有更高的标称速度，例如：LPDDR4最高速率（单个pin）为4266MT/s，而DDR4的最高速率为3200MT/s。
下图是两个die合拼成一个更宽的LPDDR device的例子。

3.由于工作电压低，LPDDR的内部工作频率也较低。为了保证带宽，就只能提高预取(prefetch)的位数，DDR4的预取为8bit，而LPDDR4的预取为16bit，LPDDR5的预取为16bit或32bit。但LPDDR预取位数的提高也会导致在数据位宽相同且SOC的访问不够连续时，同一个read/write burst中可能有更多的数据被浪费掉，导致带宽利用率的降低。

4.DDR的数据位宽可以灵活配置，在需要ECC的场景可以使用side-band ECC，例如72bit位宽（其中64bit为数据，8bit为ECC），而LPDDR位宽固定，为了在不浪费数据位宽的情况下加入ECC实现对DRAM中数据的保护，只能使用in-line ECC，对性能会造成明显的负面影响。

5.DDR基于DIMM，具有更好的扩展性，且便于更换，而LPDDR是直接封装在PCB上，扩展性较差

6.LPDDR通过降低电压的方式来节省功耗，但读写访问的latency也明显更大，对特定访问的性能有负面影响