第九章 关系运算符

Verilog语言基础学习（侧重于设计用的语法）

---

---

前言

---

一、综述

关系运算符有：：>（大于）、=（不小于）、<=（不大于）、== （逻辑相等）和！ = （逻辑不等）。

关系操作符的结果为真（1）或假（0）。如果操作数中有一位为x或z，那么结果为x。例：

23 > 45 ：结果为假（0 ）。

52 < 8'hxFF：结果为x 。

如果操作数长度不同，长度较短的操作数在最重要的位方向（左方）添0 补齐。例如：

'b1000 > = 'b01110 等价于：'b01000 > = 'b01110，结果为假（0）。

在逻辑相等与不等的比较中，只要一个操作数含有x 或z，比较结果为未知（x），如假定Dat a = 'b11x0; Addr = 'b11x0; 那么Data == Addr，比较结果不定，即结果为x 。

---

总结

。