AI与空间设计的碰撞？

最新推荐文章于 2025-03-06 23:30:00 发布
最新推荐文章于 2025-03-06 23:30:00 发布
阅读量1.1k 收藏 4
点赞数 22
分类专栏： 厚德提问大佬答 文章标签： 人工智能 AIGC 云计算
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/holdcloud/article/details/139267629
版权

遇到难题不要怕！厚德提问大佬答！

厚德提问大佬答9

厚德提问大佬答.jpg

你是否对AI绘画感兴趣却无从下手？是否有很多疑问却苦于没有大佬解答带你飞？从此刻开始这些问题都将迎刃而解！你感兴趣的话题，厚德云替你问，你解决不了的困难，大佬替你来解决！

欢迎各位阅读《厚德提问大佬答》栏目的第9期，这一期我们邀请了一位空间设计的大佬，他的回答也非常专业！只要你有问题，在文章下方留言，我们会尽可能的邀请相关行业大佬替你解答！

AI空间绘画大佬 Aloha

QQ截图20240528141551.png

这次我们邀请到的是AI空间绘画大佬 “Aloha”，Aloha的模型在模型平台上拥有着不错的使用量！让我们来看看大佬能给我们带来哪些惊喜吧！

Q&A环节

对于AI空间设计，我们了解的相对较少，而这次的采访就是个了解的好机会，我比较好奇AI如何在设计过程中帮助大佬提高效率。

关于这点，Aloha大佬是这么回答的：“与CAD结合的话大多是利用CN的canny与设计好的平面图根据具体类别配合训练好的模型去制作彩平，特别是大场景的空间设计如住宅区，学校，公园，湿地等。”

new_products_are_on_the_shelves_3.png

一提到AI，我们就会想到量产化、泛化这类的词汇。而在空间设计中，个性化、定制这类词汇又是它的代表，我想知道如何能在使用AI创作的情况下也能保持个性化。

Aloha 思考着，说道：“这就是控制权重上的问题了，定制化控制权重更高，个性化权重更低。与su 3dmax结合的可以通过简单建白膜 CN的depth 快速出概念稿，这样就可以达到其目的了。”

new_products_are_on_the_shelves_4.png

目前为止，很多的行业都会发现有AI的身影，可有些行业也对此抱有抵触，不知在空间设计这样的行业中，AI的接受度如何？

Aloha大佬也说出了自己的看法：“目前有一个有趣的情况，gv层面的项目现在使用ai成为了一个噱头，更多在乎的是你是用了AI；至于之后是否会被广泛采纳来说，我觉得是会的。”

最后，我也好奇大佬自己的看法，对于正在体验AI对行业带来变革的大佬来说，AI在他的行业中究竟是一个什么样的角色？

而Aloha大佬也从自己的角度给出了答案：“AI带来的好处有几个，一个是自动化链路可以节省大量重复性劳动，一个是应对需要突然的人力激增的项目能够被快速解决，个人目前阶段在空间设计角度上还是把他认为是一个非常好用的工具，成为主流我认为也是十分正常的一件事。”

总结

通过这次对Aloha大佬的采访，我相信大家对AI空间设计又有了新的认知和了解，相信这些回答对你们会有一定的帮助！

如果你也对算力感兴趣或是有需求，欢迎搜索我们厚德云官方，又或者你此时有自己解不开的难题，那么可以在文章评论给我们留言，我们也会尽全力去回答帮助你们，我们下期厚德提问再见！

SystemVerilog HVL：断言（System Verilog Assertion, SVA）介绍
Starry__的博客
03-25 1378
目录1. 断言在testbench扮演的角色自检机制功能覆盖2. 立即断言3. 并发断言 验证环境中，对于数据的检查可以通过scoreboard实现，那么如何实现对协议的检查呢？ driver和monitor是基于某种时序进行激励驱动和采样的，所以就需要检验DUT的时序是否符合要求，这个是SVA断言的主要用途。 1. 断言在testbench扮演的角色 对于测试平台testbench来说，它需要对DUT的功能进行验证，testbench的主要功能有激励产生、自检和功能覆盖三点。 激励产生好说，就是driv
【System Verilog and UVM基础入门22】SVA语法
TommiWei的博客
01-09 1032
父亲经常告诉我要夹着尾巴做人。
System Verilog 断言， SVA
最新发布
qq_33854057的博客
03-06 896
SystemVerilog Assertion（SVA）是 SystemVerilog 硬件描述语言的一个重要扩展，它提供了一种形式化的方式来描述和验证硬件设计的属性和行为。断言是对设计属性的一种描述，它定义了在特定条件下设计应该满足的行为。如果在仿真或形式验证过程中，设计的行为不符合断言所定义的属性，那么断言就会失败，从而提示设计中可能存在的问题。例如，在一个简单的加法器设计中，我们可以使用 SVA 来断言：当两个输入信号有效时，输出信号应该等于两个输入信号之和。
【system verilog】SV Assertion 断言
飓风_数字IC验证的博客
11-05 7557
system Verilog assert 断言总结
systemverilog之断言
xiyieba的博客
06-17 1万+
SystemVerilog Assertion(SVA)–断言 断言概述 一言以蔽之:断言是设计属性的描述。 如果一个在模拟中被检查的属性(property)不像我们期望的那样表现，那么这个断言失败。 如果一个被禁止在设计中出现的属性在模拟过程中发生，那么这个断言失败。 一系列的属性可以从设计的功能描述中推知，并且被转换成断言。这些断言能在功能的模拟中不断地被监视，从而可以得知设计的功能是否正确。 断言是一个“观测员”，它可以观测程序的状态，但它不会改变代码本身。 SystemVerilog集成了断言并且能
System Verilog断言
qq_40268672的博客
12-06 3082
断言通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列的故障上会产生警告或者错误提示。 断言用来检查模拟序列行为或者激励生成的正确性，断言作为功能验证的一种重要手段，可以脱离测试用例而覆盖测试点，所以断言覆盖率可以是功能覆盖率的一部分，完善的断言能为全面的功能覆盖率尺度打下良好的基础。 断言两个重要的时间点：采样时刻和匹配时刻，断言在 preponed 域采样，在observed 域执行检查
SystemVerilog中的断言(Assertion)
qq_40263454的博客
04-07 3550
1.简介SystemVerilog断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。2.立即断言（Immediate Assertion）立即断言执行时如同过程语句，她在程序执行到这个程序块使立即执行，并且可以结合$fatal，$error，$warning和$info函数给出不同级别的消息提示。断言比if语句更加紧凑，且断言里面的逻辑跟if语句是相反的。设计者应该期望括号内的表达式为真，否则输出一个错误。
第2章 SystemVerilog断言
zzgnew的博客
06-27 2606
第2章 SystemVerilog断言 XtremeDV2018-04-19 17:42:065026收藏15 分类专栏：SVAsystem verilogSystemVerilog Assertions 2.1什么是断言？ 一个断言是一个检查你设计的规范，你要确保永不违反。如果规范被违反，您希望看到失败。 下面给出一个简单的例子。每当FRAME_无效（即变为高）时，最后数据相位（LDP_）必须被置位（即变为低）。这种检查对于纠正给定接口的功能是必不可少的。 SVA语言被...
【systemverilog】学习笔记--断言篇
跛子拜的博客
03-23 777
【systemverilog】学习笔记--断言篇断言1：判断信号值 断言1：判断信号值 CHECK_VALUE : assert property ( @(posedge clk) disable iff(!rst_n) \\屏蔽复位前的不定态 (a !== 1'bx) ) else $fatal ("ERROR : detected a X value !! \n"); ...
sva_lab_systemverilog语法_svalab_systemverilog_sva_systemverilog_源
10-02
SystemVerilog是一种强大的硬件描述语言（HDL），用于系统级设计、验证以及...通过"sva_lab"这样的资源，学习者能够全面掌握SystemVerilog的基本概念、语法结构以及断言的使用，从而在数字系统设计领域建立坚实的基础。
systemverilog 断言手册
06-06
本书描述了assertion的基本语法及用途，相信会给你带来些许帮助！
数字前端的功能验证利器——SVA断言学习笔记
热门推荐
moon9999的博客
08-01 1万+
在我们辛苦搭建环境之余，不如先放松下学习一下非常流行并且历史悠久的断言技术(assertion)，熟练掌握断言技术通过断言进行行为检查可以及时发现代码中的低级的bug。以下内容大部分参考了《SystemVerilog Assertions应用指南》，还有一些参考了各类帖子，尽量采用简单易懂的形式来说明。 这次我们只关注最常见的并发断言而不对即时断言进行探究了（下文断言皆指并发断言），我个人理解并...
SystemVerilog断言(SVA)详解与应用
- 使用SVA语法编写断言，描述期望的行为。 - 在仿真环境中集成断言，监控设计行为。 - 收集功能覆盖数据，评估验证完整性。 - 调整和优化断言，确保覆盖所有可能的异常情况。 综上，SystemVerilog断言提供了...
【IC验证】systemverilog_断言
weixin_47730622的博客
10-07 2211
本文基于systemverilog(UVM)对断言（assertion）进行了详细的介绍，举例说明了常见的断言语法，并基于APB给出断言实例。
system verilog断言学习笔记
weixin_42160732的博客
08-07 3831
system verilog断言
systemverilog断言简介 形式验证 第3章
打工人的学习记录！
03-02 4191
本章节介绍了用于形式验证的sva语言，可能不够完整，但对于初学者来说，足够去了解这么写checker。
[SVA知识点一]: System verilog 断言(assert)的基本介绍
Jjh199611的博客
07-12 9148
断言（System Verilog Assertion 简称SVA）可以被放在RTL设计或验证平台中，方便在仿真时查看异常情况。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。断言通常被称为序列监视器或者序列检验器，是对设计应当如何执行特定行为的描述，是一种嵌入设计检查。如果检查的属性（property）不是我们期望的表现，那么在我们期望事件序列出现异常情况，发生故障时，会产生警告或者错误提示。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值