从电路设计的角度入门VerilogHDL——学习记录

已于 2022-09-06 13:41:15 修改
阅读量237 收藏
点赞数 1
分类专栏： 数字IC 文章标签： 学习 fpga开发
于 2022-09-02 12:09:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/i_love_mcu/article/details/126657270
版权

文章目录

Source

从电路设计的角度入门VerilogHDL
首先向邸志雄老师致谢，他的课讲得很好，本文只是他课程的学习笔记。

Record

verilog的缺陷

在这里插入图片描述

目录

在这里插入图片描述

对象

在这里插入图片描述
原始电路称为Reference
例化的称为Cell(UX)
Cell的内部是Pin，外部连的都是net
在这里插入图片描述
可以看到同一个Reference例化出了两个cell

相比C语言，最显著的区别在与HDL语言具备以下硬件设计的基本概念:
互连(connectivity ): wire型变量描述各个模块之间的端口与网线连接关系
并发(concurrency):可以有效地描述并行的硬件系统
时间(time):定义了绝对和相对的时间度量，可综合操作符具有物理延迟

变量

在这里插入图片描述
只有时序电路的reg才会被认为是寄存器

可综合语句

在这里插入图片描述
caseX不可综合

比较器

在这里插入图片描述

在这里插入图片描述
领回把握两个电路的不同
功能是完全相同的
先加后选，还是先选后加
两个加法一个选择与两个选择一个加法
加法器复杂，第二种方案更加节省资源

ifelse有优先级
case无优先级

锁存器与触发器

在这里插入图片描述
寄存器由两级电平相反的LATCH组成

对于LATCH，如果D有毛刺，那么Q也有
LATCH一般用在门控时钟上

在这里插入图片描述

比较assign与always

在这里插入图片描述
、在这里插入图片描述

时序与组合

在这里插入图片描述
复杂的时序可以拆分成组合加上简单时序

存储器

在这里插入图片描述
取值时，需要先将存储单元取到寄存器，再对具体的位进行操作
在这里插入图片描述

流水线

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

参数化

在这里插入图片描述
延时在仿真时有效，逻辑综合时忽略掉
parameter最好给定位宽
在这里插入图片描述

波形文件

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

IC学习者
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog HDL的CMOS图像敏感器驱动电路设计
01-19
摘 要：介绍一种用于卫星姿态测量的CMOS图像敏感器--STAR250的时序驱动信号，并使用Verilog HDL语言设计驱动时序电路。经布线、仿真、测试后验证了驱动信号的正确性。 　关键词：Verilog HDL、STAR250、CMOS、图像...
数字电路静态时序分析基础一
weixin_45799954的博客
03-16 1097
数字电路静态时序分析基础1.TCL入门1.1 变量、数组、列表1.1.1 变量1.1.1.1 设置变量替换1.1.1.2 用[]表示命令置换/转义1.1.1.3 花括号与双引号1.1.2 数组1.1.3 列表1.2 控制流1.2.1 控制流-if1.2.2 循环指令-foreach1.2.3 循环控制指令-break1.2.4 循环控制指令-continue1.2.5 循环控制指令-while1.2.6 循环控制指令-for1.3 过程函数1.3.1 定义1.3.2 属性 来源：IC创新学院 方便自己查看
PR-CTS-Clock Tree Reference
m0_68447251的博客
06-04 975
PR-CTS-Clock Tree Reference
FPGA知识点汇总（verilog、数字电路、时序分析、跨时钟域、亚稳态）
m0_47757655的博客
07-07 2267
FPGA知识点汇总，包括编程语言、数字电路、ASIC高级芯片综合等知识点，笔者两个月吐血整理！！！！
Verilog的编译指令
热门推荐
烟花一时的博客
11-26 1万+
编译指令 编译指令特性： 编译指令是以 ` 为前缀，ASCII为0x60，而不是单引号 ’ ，单引号的ASCII为0x27 编译指令从处理它的位置就一直保持有效，除非后面被自己或者其他编译指令覆盖或者取消掉 `celldefine 和 `endcelldefine `celldefine 和 `endcelldefine 用于将模块标记为单元（cell），一般在标准单元库中使用，一般来说写的代码都是模块，很少去把它标记为单元 最好在模块外面使用这两条指令 想到再说 `celldefine mod
基于Verilog HDL的CMOS图像敏感器驱动电路设计
12-10
摘要：介绍一种用于卫星姿态测量的CMOS图像敏感器--STAR250的时序驱动信号，并使用Verilog HDL语言设计驱动时序电路。经布线、仿真、测试后验证了驱动信号的正确性。 关键词：Verilog HDL STAR250 CMOS 图像敏感器...
计算机原理与设计：Verilog HDL版 李亚民著
06-28
本教科书讲述计算机原理、计算机设计以及如何用Verilog HDL实现设计。主要内容包括:计算机基础知识及性能评价方法;数字电路及Verilog HDL简介;计算机加、减、乘、除及开方的各种算法（包括Wallace Tree快速乘法器和...
基于VerilogHDL的背景噪声扣除电路设计
01-19
摘要：本文介绍了一种基于硬件描述语言VerilogHDL的背景噪声扣除电路设计，该设计与以往使用加减计数芯片组成的电路相比，具有与MCU接口简单，软件操作方便等优点。 　1 引言 　在微弱信号检测方法中，常需要使直...
数字电路与逻辑设计课程设计-基于Verilog HDL的数字电路设计与验证
11-05
1.加法器模块设计与验证 2.8位数值比较器模块设计与验证 3.编码器模块设计与验证 4.异步JK触发器模块设计与验证 5.模60的BCD码加法计数器设计与验证 1——课程设计报告.doc ...3——课程设计说明书.doc
Linux 学习之路 -- 进程篇 -- 进程控制
2302_79538079的博客
04-24 1161
进程控制的简单介绍
力扣数据库题库学习（4.28日）--1587. 银行账户概要 II
Jesse_Kyrie的博客
04-28 166
对于力扣题1587. 银行账户概要 II的解答，提供解题思路与解题方法，知识点为:1. GROUP BY 2. SUM 3. LEFT JOIN 4. HAVING
党务学习|基于SprinBoot+vue的大学生党务学习平台(源码+数据库+文档)
伟庭的博客
04-27 713
大学生党务学习平台管理系统按照操作主体分为管理员和用户。用户的功能等。该系统采用了Mysql数据库，Java语言，Spring Boot框架等技术进行编程实现。大学生党务学习平台管理系统可以提高大学生党务学习平台信息管理问题的解决效率，优化大学生党务学习平台信息处理流程，保证大学生党务学习平台信息数据的安全，它是一个非常可靠，非常安全的应用程序。大学生党务学习平台管理系统；入党申请,党课Mysql数据库；Java语言。
集成学习算法学习笔记
m0_46521579的博客
04-27 416
三个臭皮匠顶一个诸葛亮集成学习会考虑多个评估器的建模结果，汇总后得到一个综合的结果，以此来获取比单个模型更好的回归或分类表现。很多独立的机器学习算法：决策树、神经网络、支持向量机集成学习构建了一组基学习器，并将它们综合起来作为最终的模型。在很多集成学习模型中，对基学习器的要求很低。集成学习适用于机器学习的几乎所有领域：回归、分类、推荐和排序。相同的多个基学习器不会带来任何提升，不同的模型取长补短，每个基学习器都会犯不同的错误，综合起来犯错的可能性不大。
PySide6 GUI 学习笔记——使用资源文件
Humbunklung的专栏
04-27 539
在界面开发中，我们常常将一些图片、图标等资源统一存放到资源文件中供使用，从而让图形界面表达能力更好，更加丰富，譬如带图标的按钮、菜单、窗口等等。PySide6可以将多个图标、图片等资源文件编译到.py文件中，这样可以被我们的程序直接调用，使得资源的管理更加方便。
公考学习平台|基于SprinBoot+vue的公考学习平台(源码+数据库+文档)
最新发布
weixin_66413741的博客
04-30 733
本共享汽车管理系统有管理员和用户。管理员功能有个人中心，用户管理，投放地区管理，汽车信息管理，汽车投放管理，汽车入库管理，使用订单管理，汽车归还管理。用户可以在注册登录，可以对汽车进行使用产生订单，还可以归还。因而具有一定的实用性。本站是一个B/S模式系统，采用Spring Boot框架，MYSQL数据库设计开发，充分保证系统的稳定性。系统具有界面清晰、操作简单，功能齐全的特点，使得共享汽车管理系统管理工作系统化、规范化。
Qt:学习笔记一
weixin_45930573的博客
04-25 1226
/槽函数，可以写到public slots，也可以写到public全局下//返回值void，需要声明，也需要实现//可以有参数，可以发生重载signals://自定义信号，写到signals下//返回值是void，只需要声明，不需要实现//可以有参数，可以重载qDebug() << "请老师吃饭";//QString->char * 先转成QByteArray (.toUtf8() ) 再转char * ()
JET毛选学习笔记：如何利用《矛盾论》从做实验到做科研vol. 1
qq_30452897的博客
04-27 876
JET毛选学习笔记：如何利用《矛盾论》从做实验到做科研vol. 1
电源小白入门学习6——锂离子电池特性及充电电路
weixin_67907028的博客
04-26 1025
电源小白入门学习6——锂离子电池特性及充电电路
verilog HDL语言——序列检测器设计
05-23
序列检测器是一种电路，用于检测输入信号序列是否符合某种特定的模式。在Verilog HDL语言中，可以使用状态机来实现序列检测器。以下是一个简单的序列检测器的Verilog HDL代码示例： ```verilog module sequence_...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值