关于verilog 中拼接运算的问题

最新推荐文章于 2024-08-22 12:35:25 发布
最新推荐文章于 2024-08-22 12:35:25 发布
阅读量2.5k 收藏
点赞数 1
文章标签： random
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/icwind/article/details/5876002
版权

看到一些资料，通过拼接运算可以产生正的随机数，如下：

A:

reg[23:0] rand;
rand=$random%60; //产生一个在 -59—59范围的随机数/ ?

B: 

reg[23:0] rand;
rand={$random}%60; //产生一个在 0—59范围的随机数/ ?7

有点不太明白，为什么通过拼接运算，负数就被排除掉了？ 有人能帮我解释一下吗？

icwind
关注
verilog基础运算——拼接运算、全加器、阻塞与非阻塞、D触发器、移位寄存器、8-3编码器、3-8解码器等
H19981118的博客
03-30 4223
三人表决器、半加器
（37）Verilog HDL拼接运算：拼接操作与重复操作
m0_46498597的博客
10-28 2342
（37）Verilog HDL拼接运算：拼接操作与重复操作 1.1 目录 1）目录 2）FPGA简介 3）Verilog HDL简介 4）Verilog HDL拼接运算：拼接操作与重复操作 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不
verilog拼接符及其它符号的用法
weixin_48304306的博客
09-11 9034
verilog拼接符及其它符号的用法
FPGA开发——verilog的运算符以及相关优先级的介绍
最新发布
weixin_63553972的博客
08-22 1992
在我们学习任何一门编程语言时，不可避免的都会遇见运算符和相关的运算优先级的问题，只有掌握了各个运算符的优先级关系我们才能进行更好的代码编写。在前面的时候因为我没有遇到因为优先级而导致的工程结果错误，所以没有过多注意，但是遇到之后才发现运算符优先级的重要性。
Verilog数据拼接与拆分
lsky380的博客
10-28 2万+
1. Verilog中数据拼接，使用拼接运算符 例如： reg [15:0] regA; reg[7:0] regB = 8'd12； reg[7:0] regC = 8'd34; regA <= {regB ,regC }; //把regB和regC拼接成regA。 2.Verilog中数据拆分 例如： wire[15:0] A； wire[7:0] B； ...
Verilog的位截取与拼接
weixin_42693865的博客
03-02 3271
Verilog的位操作
verilog将信号和常数拼接起来
weixin_44357071的博客
07-02 330
这样的话会变成32个1bit的1和一个32位的数据进行拼接。我猜测是太复杂了verilog不支持。我de了大概20分钟这个问题。注意，信号的两部分都要用{}花括号括起来。
（118）Verilog[拼接运算设计]
m0_46498597的博客
06-03 586
第一，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
verilog拼接运算
07-27
在Verilog中，拼接运算是一种将多个变量或常量连接在一起形成一个更大的变量或常量的操作。拼接运算可以使用花括号{}来实现。 例如，引用\[1\]中的代码展示了一个加法器的例子，其中使用了拼接运算符{}将进位输出...
Verilog 位拼接运算符做8位4级流水线加法运算遇到的问题
qq_36225707的博客
04-22 1110
笔者在用位拼接运算符做8位4级流水线加法运算时，遇到一个问题，具体代码如下： module add8_4( clk, sum, cout, cina, cinb, cin ); input clk; input[7:0] cina; input[7:0] cinb; input cin; output reg[7:0] sum; output reg cout; reg cou...
Verilog 位拼接运算符{}语法要点总结
热门推荐
hanshuizhizi的专栏
05-08 6万+
Verilog 位拼接运算符语法要点总结Verilog位拼接运算符{}语法回顾要点总结 Verilog位拼接运算符{}语法回顾 verilog中{}运算符用于“拼接”多个变量或者常量，基本用法如下： 1、变量的拼接 wire a[3:0], b[4:0]; wire c[7:0]; assign c = {a, b}; 2、变量与常量的拼接 wire b[4:0]; wire c[7:0]; assign c = {3’d5, b}; 注意上面的常数5必须指明位宽，否则将出错。 例如，不能试图通过下
Verilog HDL 学习笔记---数据流建模
07-18
数据流建模意味着根据数据在寄存器之间的流动和处理过程对电路进行描述，而不是直接对电路的逻辑门进行实例引用。通常RTL（Register Transfer Level，寄存器传输级）是指数据流建模和行为级建模的结合。
第三章 Verilog HDL的基本语法
09-07
第三章 Verilog HDL的基本语法
Verilog位宽操作技巧----拼接与截位
ypcan的博客
09-10 1万+
Verilog 进阶技巧，位宽操作篇
6.Verilog中数值的拼接操作
weixin_52002922的博客
07-17 2511
简单点，就是两个短的数，可以通过拼接的操作，拼成一个长的数，利用的就是大括号这个拼接符。中间用逗号隔开，都是两位，拼接后最后变成了4位。2‘b11 和 2’b10 进行拼接 {2‘b11。
Verilog 拼接操作符号
qq_36613247的博客
06-28 2736
拼接操作符用大括号 {，} 来表示，用于将多个操作数（向量）拼接成新的操作数（向量），信号间用逗号隔开。拼接符操作数必须指定位宽，常数的话也需要指定位宽。例如：A = 4'b1010 ; B = 1'b1 ; Y1 = {B, A[3:2], A[0], 4'h3 }; //结果为Y1='b1100_0011 Y2 = {4{B}, 3'd4}; //结果为 Y2=7'b111_1100 Y3 = {32{1'b0}}; //结果为 Y3=32h0，常用作寄存器初始化时匹配位宽的赋初值...
Verilog数据位数转换方法（拼接）
I_am_student的博客
01-30 2994
方法一：舔“0” 将24 * 12位的 i_data_ch0, i_data_ch1 与0000 拼接成了 24*16位 方法二：运用状态机 将24 * 16位的数据 拼接成32*16
Verilog中向量的位截取、拼接
weixin_49816194的博客
02-27 1104
是指数据的高字节保存在内存的低地址中，而数据的低字节保存在内存的高地址中；是指数据的高字节保存在内存的高地址中，而数据的低字节保存在内存的低地址中；其中，base可变，但是。以下都是正向切片方式；
Verilog使用 $sformatf实现字符串拼接
re_call的博客
05-15 1万+
在验证过程中会遇到字符串拼接问题，下面示例使用$sformatf做字符串拼接： 以上示例中，st_a就变成了“./file/dti.txt”。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值