芯片上电001：完整芯片上电流程

以网络处理器芯片为例讲解完整的芯片上电流程，包含如下步骤

前提准备如下

1. 芯片整体复位chip_rst处于有效状态
2. 芯片PLL复位pll_rst处于有效状态
3. 为提供芯片ref_clk管脚提供稳定的时钟，此类ref_clk管脚包含PLL参考时钟、serdes参考时钟、以及其他上电模块IP的参考时钟，例如memory repair和fimware加载的参考时钟

下文以不包含调整电压步骤的上电流程为例，并且此芯片对外配置接口为PCIE。

芯片上电流程如下

1. 确认chip_rst、pll_rst处于有效状态且参考时钟ref_clk已稳定
2. 释放芯片PLL复位pll_rst，此PLL为PCIE接口单独提供时钟
3. 释放芯片复位chip_rst
4. 复位chip_rst有效时，除pcie_pll外其他PLL均处于复位状态，释放芯片复位chip_rst一段时间后，其他PLL复位释放。
5. 等待所有的PLL稳定后，启动存储修复memory repair，使用冗余存储单元修复生产过程中的缺陷
6. 等待memory repair完成后，复位存储单元mem_rst_n，使其有正确的初始值
7. 等待一段时间，释放mem_rst_n
8. 等待一段时间，开始firmware加载，给PCIE接口的serdes 加载firmware
9. 等待firmware加载完成后，按顺序依次释放pcie模块的多个复位
10. 等待PCIE链路训练状态机达到L0状态，表示PCIE成功建链。