流水灯电路设计实验--VHDL

易安寄云

已于 2023-01-09 10:55:53 修改

阅读量2w

点赞数 20

分类专栏： EDA VHDL FPGA 文章标签： vhdl 嵌入式硬件 fpga

于 2021-11-21 17:05:20 首次发布

本文链接：https://blog.csdn.net/immutability/article/details/121454300

版权

一、实验目的

（1）学习并掌握Quartus II的使用方法
（2）学习简单时序电路的设计和硬件测试。
（3）学习使用VHDL 语言方法进行逻辑设计输入
（4）学习设计一个流水灯电路，并在实验开发系统上熟悉运行输入及仿真步骤原理

二、实验仪器设备

（1） PC机一台。
（2）Quartus Ⅱ开发软件一套
（3）EDA实验开发系统一套(EP1C12Q240C8)

三、实验原理

FPGA 的所有I/O控制块都可以允许每个1/O引脚单独配置为输入口,不过这种配置是系统自动完成的，一旦该输入口被设置为输入口使用时,该I/O控制模块将直接使三态缓冲区的控制端接地，便得该IO 引脚对外呈高阻态,这样该I/O引脚即可用作专用输入引脚。只旦在KEY1-KEY8中有键输入,要正确地分配并锁定引脚后,在检测到键盘输入的情况下,继续判断其键盘值并作出相应的处理。

四、实验内容

（1）基于VHDL 语言设计可用于控制LED流水灯的简单逻辑电路,电路包含三个输入、八个输出。输入信号为清零信号端CLR、时钟信号CLK 和使能信号ENA,输出信号Y接八个发光二极管。当清零信号端CLR 为低时,系统清零,此时8个LED灯全灭。当 ENA输入信号为高电平，CLK的上升沿到来时，流水灯开始流动，流动顺D1→D2→D3→D4→D5→D6→D7→D8，然后再返回D1;当ENA输入信号为低电平时,流水灯暂停，保持在原有状态。
其对应关系见表如下

流水灯电路设计真值表
（2）在Quartus II上用V
HDL 文本方式设计该流水灯电路;对该设计进行编辑、编译、综合、适配、仿真。将经过仿真的设计下载到硬件实验箱进行验证。注意选择:输入信号线3根（ENA接按键1，clr接按键2和CLK 接CLK0）、输出线8根（接发光二极管指示灯);硬件测试时为便于观察,流水速率最好在4Hz左右，测试时根据输入信号的变化观察输出信号的改变。
流水灯控制电路仿真如图所示