1、TI TVC系列(转换钳位电压)
利用TI的22通道电平钳制芯片SN74TVC16222A来做电平转换,优点在于速率可以做得快一些。
1.1、TVC原理
TVC 器件可用于双向电平转换。 这些器件不需要方向控制信号。 每个 TVC 器件包含一个 N 沟道导通晶体管阵列,它们的门在内部连接在一起。
在转换应用中,将连接其中一个 FET 作为参考晶体管,其它晶体管用作导通晶体管。 每个导通晶体管的低压端上的最大正电压限制为由参考晶体管设置的电压。 阵列中的所有晶体管具有相同的电气特性;因此它们中的任何一个都可用作参考晶体管。 由于晶体管是对称制造的,且 I/O 信号是双向经过每个FET,所以每位的任一端口连线可用作低压端。参考晶体管的漏极必须经过一个电阻后再连接到 VDDREF,VREF 必须低于或等于 (VBIAS - 1) 以便将参考晶体管偏置到导通状态。 参考晶体管的栅极连接到它的漏极以便使晶体管处于饱和状态。
A端(低电压)VREF 设置为等于 CPU 的 I/O 电压电平,而 VDPU 设置为 B 端(高电压)上所需的电压电平。
当从 B 端下降转换到 A 端时,A 端上的电压被钳位在 VREF ,因为VGATE被固定住了,假设VA2大于VREF,则FET关闭,所以VA2只能被钳位在VREF。
当从 A2 (A3) 上升转换至 B2 (B3) 时,在 A 端上的电压 达到 VREF 时,A2 (A3) 与 B2 (B3) 之间的导通晶体管关闭,且 B2 (B3) 上的电压通过 150Ω 上拉电阻上拉至 VDPU(类似Open Drain)。
上图中,VDDREF的200KΩ上拉电阻会影响所有晶体管的驱动能力,如果要求上升沿/下降沿比较陡,则减小这个上拉电阻?
疑问:如果A端IO电平不足VREF电压,则B端电压升不起来,那么设计的时候VREF就不能是IO的最高输出电压,应该是A端IO的VOH?
- 电压钳位:每当 VREF 一侧的输入端上的信号高于 VREF 时,由于上拉电阻器,电压会在与 VDPU 的值相反的一侧钳位。在这 种情况下,电压进行上行转换。
- 电压传递:只要 VREF 侧输入端上的信号低于 VREF,该信号就会按预期传递到另一侧。在这种情况下,低电平脉冲保持低 电平(无转换)。
PCA9306(属于TVC) Datasheet也有关于MOS管上拉电阻和Ibias选择的一些描述。
利用AD的8通道双向逻辑电平转换器ADG3308,速度可以达到很高。
参考资料
2、TI,SCEA035A,Selecting the Right Level-Translation Solution