在第一篇文章中讲到了如何创建一个工程以及资源占用,接下来我们来看看如何仿真。仿真在硬件语言设计的重要性不言而喻,包括前仿真,后仿真,逻辑仿真和时序仿真等等。比较好的仿真工具有mentor公司的modsim.这里我们先不说modsim,展示一下如果使用ise自带的ISIM工具仿真。
首先打开上一篇中保存的工程,我们要创建一个仿真文件,在工程列表中,点击右键,选择“New Source...”,如下图所示:
在新文件向导中,选择“Verilog Test Fixture”,然后在右侧输入测试文件的名称,名称可以随便取,我这里取“isimtest”,完成后next:
然后是关联文件,也就是选择你想要仿真的文件,由于我们这里只有一个sigsel文件,软件会自动关联,直接next