1. 去除冗余的复位资源
(1)仅对关键控制信号进行复位。关键控制信号是指模块中起着控制作用,它的异常会导致整个模块出现死锁或者严重错误的信号,这种控制信号通常是状态机。
(2)通常的冗余复位信号包括RAM中的数据,被状态机使用的寄存器(不包括输入和输出信号)
2. 化简if-else多重嵌套和多重条件赋值的逻辑链
使用case语句代替;
将if-else多重嵌套拆解为多个单if-else的语句;
3. 化简复杂的比较逻辑
使用的等价的“与或非”逻辑实现,避免出现大于或小于符号,仅使用==、!=;
对与复杂的比较逻辑可以使用dsp资源,利用ipcore完成;
4. 化简复杂的加减逻辑
对于长链的加减逻辑,使用括号化简逻辑的深度;比如:
S<=A+B+C+D 应写成S<=(A+B)+(C+D)
对于复杂或高位宽的加减逻辑,可以使用dsp资源,利用ipcore完成
5. 对于二维数组,优先考虑使用distributed 或者 block ram资源实现
Distributed ram 的特点是同步写,异步读;
Block ram的特点是同步读和同步写
6. 为了减少资源的使用同时提高状态机的稳定性,状态机使用gray码编码。
7. 为了提高电路的稳定性,优化时序,使用顶层模块输入寄存,子模块输出寄存的策略
时序逻辑的至少包含一个含有输出锁存的always@(posedge clk);
如果时序逻辑模块的上一级是纯组合逻辑实现的模块,那么为了隔离组合逻辑,需要增加输入寄存。