在Verilog HDL中,可以用二维数组定义存储器。例如,假设需要一个32字节的8位存储器块,即此存储器共有32个存储单元,每个存储单元可以存储一个8位的二进制数。这样的存储器可以定义为 32×8 的数组,在Verilog语言中可以作如下变量声明:
reg [7:0] memory_array [31:0];
存储单元为 memory_array [0] ~ memory_array [31],每个存储单元都是8位的存储空间。
在读取时,可以用memory_array [13][3:0]直接读取第13号单元的低4位。