sony芯片 camera pcb layout注意事项

  PCB Layout Check List

1. CCM尽可能使用PSRR > 65DdB 的LDO,如果使用DC/DC，应远离cmos芯片，DC/DC下面尽量不要布线;
2. 用于电源芯片的电容、电感，离电源管脚越近越好;
3. 用于CMOS IC的电容、电感、电阻，离IC
4. 管脚越近越好;信号包地可以用覆铜替代，两层板推荐底层对地覆铜;
5. MIPI 走线对内<10mil，对间<100mil，并且要注意主板上的mipi走线和CCM上走线长度的叠加，不能超过上述规格；
6. 板子外层黑色油墨处理；
7. 板子的曲翘要求？
8. Die Bonding的tilt要求？移位要求？
9. Holder Mounting的tilt要求？移位要求？
10. SI/PI 检查以及规格？
11. 视频信号过孔8mil~18mil
12. 其他过孔孔径可取8mil
13. 线宽可按1mm载流1A计算，
14. 信号线宽可取5至10mil
15. 按照主干路布置，紧凑、条理
16. 电阻功率的计算：P=U2/R*3         0805是1/4W，1206是1/2W；
17. 通过多条接地线来减小接地阻抗，但是，多根导线之间的距离不能过近；
18. 切断地环路，可以解决低频干扰；
19. 注意检查走线不应该被过孔阻断或者变细；
20. 覆铜不应该有孤岛或者尖刺；
21. 电源环路越小越好；
22. CMOS芯片一般三路电源供电：DOVDD外接1.8V，AVDD外接2.8V，DVDD外接1.05V。a) 如果性能优先，可参考以下：AVDD必须单独外接2.8V电源，在每路电源供给芯片靠近引脚处需要分别放三个电容（最佳电容组合22uF+0.1uF+10nF）。DOVDD外接1.8V电源，在每路电源供给芯片靠近引脚处需要分别放三个电容（最佳电容组合10uF+0.1uF+10nF）。DVDD外接1.05V电源，在每路电源供给芯片靠近引脚处需要分别放三个电容（最佳电容组合10uF+0.1uF+10nF。），分别滤除低频和高频的电源纹波；
23. b) 如果成本优先（cost down），可参考datasheet上的推荐电容；
24. 2) a) 如果性能优先，可参考以下：RSTM、VREFGS、VREF1、VREFN、VREFN1、VREF必须外接两个电容至地，分别滤除低频和高频的电源纹波，电容需要靠近芯片引脚，并且尽可能远离I/O翻转信号，如EXTCLK、TRIG、MIPI线对；VREFH上需接一个肖特基二极管到AVDD，二极管规格正向导通电压不超过200mV@1mA（推荐型号RB521CS-30）。
25. b) 如果成本优先（cost down），可参考以下：VREFGS、VREFN、VREFH必须外接一个2.2uF电容至地，电容需要靠近芯片引脚，并且尽可能远离I/O翻转信号，如EXTCLK、TRIG、MIPI线对；VREFH上需接一个肖特基二极管到AVDD，二极管规格正向导通电压不超过200mV@1mA（推荐型号RB521CS-30）。
26. 4) System_CLK可以采用有源晶振供给EXTCLK端，也可以由系统直接给EXTCLK端提供时钟信号，信号频率范围6-27MHz；
27. MIPI信号走线要求：

a) MIPI的差分线阻抗控制标准是100Ω，误差不能大于±10%。

b) 避免直角走线，以免产生反射，影响高速传输性能。

c) 参考层：MIPI信号线下方一定要有参考层（推荐用地层），且一定要保证参考层的连续性（即在MIPI信号线下方的参考层不能被分割或有间隙，不能被其它走线截断），最好是有一整片的地层，如果做不到，至少要保证MIPI信号线下方的参考层比MIPI信号线每边要宽4W以上（W即MIPI信号走线宽度）。

d) 等长：MIPI线对之间的长度误差是要控制在10mil以内，线对与线对之间的长度误差控制在100mil以内；等长是为了保证两个差分信号能同时到达接收端。做等长时，要注意对称性，绕蛇形线时不能太密集，应为4W，等长尽量在焊盘附件解决，以倒角形式来走线，不能随意改变线宽和线距。

e) 对称性：MIPI线对要始终保持等长和等距。对称是为了保证走线阻抗一致，减少反射。对称性不好会使信号失真，导致不稳定或无图。

f) 远离干扰：MIPI线对之间要保持至少2W以上的间距，MIPI信号线应远离其它高速信号（并行数据线、时钟线等），至少保持3W以上的距离且绝不能平行走线。对开关电源这一类的干扰源更应远离。

g) 另外MIPI信号线尽量不要打过孔，如有过孔则线对上的两根线都要有（保持对称性），信号线换层后参考层也要在靠近信号线的过孔处打孔换层。

29. Pattern Layout

1.模拟地、数字地放在sensorchip下面。

2.VRL/VPI线不能与数字电压有接触

3.模拟电压和地都不应该和数字电压和地有接触，且距离≥150um.

4. 模拟和数字去耦电容的摆放。

   4.1 通往去耦电容的模拟电压和地不应跨越数字电压和地

   4.2 数字去耦电容应该放在左右数字电压pin的中心靠近pcb电压供应点的边缘。

   4.3 模拟，数字去耦电容不应靠的太近。

5. VRL/VPI 线和电容的摆放

  1.dvdd/dvss不应和vrl/vpi重叠

  2.如果dvdd/dvss和vrl vpi 临近，但距离≥150um

  3.capcitor放于vrl/vpi中间

  4.vrl/vpi 去耦capacitor 不应该与数字去耦capacity靠的太近。

  

6. 敏感度越高的信号距离dvdd/dvss优先权越高,

  

7. 部分强烈建议的方面

   7.1 dvdd 平面越大阻抗越小

7.2 avdd/avss 与dvdd/dvss 距离越远越好,最好是在对立面

7.3 mipi pad应该在连接器一侧来保持足够的空间便于信号布线

   

电源供应：

1. 最好不要将给sensor供电的avdd分给其它元器件。
2. avdd供电应该由低噪声调节器来供应。

3、sensor和 moduleboard使用的电阻推荐。

---------------------
作者：Camera Man
来源：CSDN
原文：https://blog.csdn.net/zsl091125/article/details/108109825
版权声明：本文为作者原创文章，转载请附上博文链接！
内容解析By：CSDN,CNBLOG博客文章一键转载插件