SAR ADC上极板采样浅谈

SAR ADC中常见上极板和下极板采样。下极板采样是通过时序控制来抵消掉电荷注入的有效手段,具体参考拉扎维教材。

下面按照我的理解,简单谈谈上极板采样。

上极板的最大问题就是电荷注入和寄生电容。

首先是寄生电容,上极板采样的时候,除了CDAC采样,比较器输入端的寄生电容也在采样,而且这个寄生电容是随着电压非线性变化的。例如,采样2V时寄生电容20fF,采样4V时寄生电容可能变成了25fF。这样就引入了非线性。

其次是电荷注入。在BSIM3v3和BSIM4的模型中对电荷注入有相应的模型,而通常电荷注入的效果和时钟馈通混在一起,所以仿真时能看到采样结束关闭开关的瞬间,电容上的电压瞬间跳变。其实这里面包含两部分:电荷注入和时钟馈通,其中后者可以看作固定失调,前者直接影响采样精度。

显然,对于一个固定的采样电容,开关尺寸越大,电荷注入量越高,对精度的影响越严重。所以适当调小开关尺寸会好一点。但是开关尺寸变小之后,输入电阻变大,谐波又会变高。这就进入了矛盾之中。有一位伟人说,“矛盾的发展推动了社会的前进”。而在SAR ADC中,这个矛盾直接限制了精度和速度。

参考文献:

【1】毕查德・拉扎维. 模拟CMOS集成电路设计[M]. 西安交通大学出版社, 2003.

  • 4
    点赞
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
SAR ADC(Successive Approximation Register Analog-to-Digital Converter)是一种常见的模数转换器,采用逐次逼近寄存器的方法进行转换。在SAR ADC中,采样时间是指模拟信号在输入采样保持电路中保持的时间长度。 不同的采样时间会对SAR ADC的转换结果产生影响,主要有以下几个方面: 1. 分辨率:采样时间会影响SAR ADC的分辨率。较长的采样时间可以提供更多的时间来充分采样和保持模拟信号,从而提高分辨率。较短的采样时间可能导致信号采样不完整或失真,降低分辨率。 2. 功耗:采样时间与ADC的功耗有关。较长的采样时间意味着ADC需要在更长的时间内运行,因此会消耗更多的功耗。较短的采样时间可以降低功耗,但可能会牺牲一定的分辨率。 3. 抖动:采样时间还会对ADC的抖动性能产生影响。抖动是指ADC转换结果的不确定性或波动性。较长的采样时间可以减少抖动,因为它提供了更多的时间来平均输入信号。较短的采样时间可能导致抖动增加,因为采样时间较短时,输入信号的微小变化可能会对结果产生更大的影响。 4. 动态性能:采样时间还与SAR ADC的动态性能相关。较长的采样时间可以提高SAR ADC的动态范围和信噪比(SNR),使其能够更好地处理较高幅度和低频信号。较短的采样时间可能导致动态性能下降,特别是对于高幅度和高频信号。 因此,在设计中选择适当的采样时间是重要的。需要综合考虑分辨率要求、功耗限制、抖动性能和动态范围等因素,并根据具体应用场景进行权衡和调整。同时,还可以通过合适的模拟前端设计、时钟控制和滤波等技术手段来优化SAR ADC的性能。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值