SAR ADC系列8:采样技术(2023.8.1更新版)

目录

上级板采样技术

上级板采样技术:线性度分析

下级板采样技术--非交叠时钟

下级板采样技术误差分析

下级板采样技术:线性度分析


(以下是更新版)

下级板采样(Bottom-Plate Sampling)

Sampling-and-Hold Amplifier (SHA)

用处:①外部输入单端信号的话,可以用运放进行单端转差分。
           ②外部输入信号过小,可以用运放进行放大。
           ③驱动能力大

Inverting SHA

特点:反相,有增益,环路增益取决于 Cs/Ch 的比值。开关管可以换成Bootstrap

工作原理:
        Track阶段:下级板采样,φ1e先断开,运放输出节点是ac地。φ1e先断开,使得开关管动作产生的distortion影响大大减小,有影响的是φ1e管子,对于差分信号,其等效成两个W/2L的管子串联,对每一端的Charge injection和clock feedthrough都较小,同时差分的话,其动作产生的CF和CI可以抵消掉。同时Ch两端都接地,Ch上电荷为0。
        Hold阶段:Track时运放输入时ac_0,Hold之后,Cs另一端也是ac_0,电荷全部跑到Ch上,从而当Ch=Cs时,Vout = Vin 相当于开关电容放大器,Vout = - (1+Cs/Ch)*Vin。

    

        ●输入和输出的共模电平不一样,可以用来做共模电平转换。
        ●如果Cs=Ch,signal_gain = 1;amp_gain = 2。即信号一比一复制到输出,然鹅噪声翻倍到输出。造成信噪比下降。
        ●方便进行single-ended to differential 单端转差分信号转换。

Flip Around SHA(none-inverting SHA) 

信号增益和运放增益都为1,不能对信号进行放大,但是信噪比相对inverting结构较好一点。


(以下是旧版)

上级板采样技术

d680de1ea1e240939c4b10535fabab9b.png

原理:

  • 采样阶段:CLK = 1,电容下级板接 gnd(ac),上级板通过开关接Vin
  • 采样结束:CLK下降沿!电荷存储在电容上级板,Q=Vin*C,Vin的信号存储在C上。

上级板采样非理想特性:

  • 开关断开瞬间沟道电荷(共享消散)
  • 时钟馈通(开关管Cgd)
  • 上级板技术将采样精度限定在~10位

上级板采样技术:线性度分析

做DFT时主要采样的信号要是采样保持信号,在CLK=0的时候的稳定的信号

502ee7d473e049ad8bd132d75846bd86.png

注意:算 fin 的时候不要自己计算确定的值,直接填为公式 fin = M*fs/N,软件会自动四舍五入。


下级板采样技术--非交叠时钟

785d327dbae749229b1549adffbad18a.png

非交叠时钟:PH1D和PH2,PH1 比 PH1D 下降沿提前到来(上升沿随意),提前多长时间随意。

第一阶段:PH1=1,PH1D=1,PH2=0:
                BOT = Vin;TOP = 0;电容两端电荷Q1 = (0 - Vin)*C = -Vin*C;

第二阶段:PH1=0,PH1D=1,PH2=0:(PH1提前下降)(PH1D下降沿时才会采样)
                BOT = Vin+△V,TOP = △V ;TOP开始浮空,电容两端开始电荷守恒。

第三阶段:PH1=0,PH1D=0,PH2=0:(电容浮空)
                TOP为高阻节点,电荷守恒,Q1=Q2,

第四阶段:PH1=0,PH1D=0,PH2=1:
                BOT = 0,TOP = Vx = -Vin;电容两端电荷Q2 = (Vx-0)*C = Vx*C

直接阶段一和阶段四电荷守恒(中间状态全可忽略):Q1=Q2,Vx = -Vin
第二阶段第三阶段中间的△V,只是中间状态,不在乎,最后 初态和终态 电荷守恒,只要BOT终态为0,那么TOP终态就知道为Vin。(BOT初态:Vin,终态:0;TOP初态:0,终态Vin)

注意电路中的是 gnd_ac,是一个共模信号!(BOT的共模最好等于Vin的共模)
例如:PH2的共模为Vcm1(BOT),PH1的共模为Vcm2(TOP),最终的TOP = Vcm2 - Vin

下级板采样技术误差分析

ec31fd7e3c644dc1a30d889096973025.png

要求非交叠时钟,时序不能错
SW1:在PH1下降沿瞬间引入DC误差(Offset),不影响线性度。(全差分即可消除)
SW2:在PH1下降之后,TOP就开始电荷守恒初态,只要初态和终态确定,SW2(PH1D)动作影响的中间状态,对最终结果没有影响
SW3:动作影响的是中间状态,对最终结果无影响,因为终态是SW3闭合恒定时。要求是驱动能力能够将BOT拉倒gnd_ac。

设计关键点:SW1和TOP点,该屏蔽的屏蔽,寄生效应该降低的降低,全差分两个SW1高度匹配

下级板采样技术:线性度分析

 9a3543f1d9464fd1bd9f19c12f6c475b.png

  • 6
    点赞
  • 30
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
SAR ADC(Successive Approximation Register Analog-to-Digital Converter)是一种常见的模数转换器,采用逐次逼近寄存器的方法进行转换。在SAR ADC中,采样时间是指模拟信号在输入采样保持电路中保持的时间长度。 不同的采样时间会对SAR ADC的转换结果产生影响,主要有以下几个方面: 1. 分辨率:采样时间会影响SAR ADC的分辨率。较长的采样时间可以提供更多的时间来充分采样和保持模拟信号,从而提高分辨率。较短的采样时间可能导致信号采样不完整或失真,降低分辨率。 2. 功耗:采样时间与ADC的功耗有关。较长的采样时间意味着ADC需要在更长的时间内运行,因此会消耗更多的功耗。较短的采样时间可以降低功耗,但可能会牺牲一定的分辨率。 3. 抖动:采样时间还会对ADC的抖动性能产生影响。抖动是指ADC转换结果的不确定性或波动性。较长的采样时间可以减少抖动,因为它提供了更多的时间来平均输入信号。较短的采样时间可能导致抖动增加,因为采样时间较短时,输入信号的微小变化可能会对结果产生更大的影响。 4. 动态性能:采样时间还与SAR ADC的动态性能相关。较长的采样时间可以提高SAR ADC的动态范围和信噪比(SNR),使其能够更好地处理较高幅度和低频信号。较短的采样时间可能导致动态性能下降,特别是对于高幅度和高频信号。 因此,在设计中选择适当的采样时间是重要的。需要综合考虑分辨率要求、功耗限制、抖动性能和动态范围等因素,并根据具体应用场景进行权衡和调整。同时,还可以通过合适的模拟前端设计、时钟控制和滤波等技术手段来优化SAR ADC的性能。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小生就看看

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值