65nm工艺下MOM电容详解与蒙特卡洛仿真及calibre xRC

提纲

1、SMIC65LL工艺MOM电容工艺详解

2、电容失配模型（蒙特卡洛模型及其仿真方法概述）

3、Calibre SVRF介绍

  3.0 xRC和xL

  3.1 xcell和hcell

  3.2 extraction type

  3.3 PEX option

4、MOM电容阵列寄生提取策略

 

正文

一、MOM电容

 如图，一般三端MOM是做在N阱里，这样能有效的隔离衬底噪声。周围一圈蓝色用来做N阱接触，通过SN注入+AA有源区，形成一个可以做欧姆接触的环形区，顶层用M1和CT将该N阱接地。

在中间区域，M3,M4,M5在每一层都做成叉指形式，这样形成了三层金属的寄生电容CC（coupled capacitor）。

图左可以看到除了mask用到的层（drawing），还有一些标识层（mk3，mk4），图上的×符号即是此层，用于在版图中标识电容器件。

一般认为，在深亚微米下MOM是更安全的（随着工艺的演进，金属层之间距离越来越小，氧化物击穿的可能性增加），而且由于多条金属finger的叉指结构，工艺准确性也更好。

二、蒙特卡洛模型及仿真（IC6+ADE XL)

电容制造产生的工艺偏差被抽象为一个正态分布，且其标准差和电容面积的平方根成反比。在此工艺中，1个最小电容29f的标准差为0.005，也就是说对于一个290f的电容，其标准差为0.005/sqrt(10)。MATLAB中可用normrand函数建模。

一般地，整个ADC进行蒙特卡洛仿真是不太现实的，可以对局部模块如比较器，运放进行仿真。进而可验证比较器的失调是否满足要求，运放的增益、失调电压是否具有工艺稳定性。具体步骤简要描述：

①搭建仿真电路并启动ADE XL：

 ②初次打开ADE XL会让创建一个new view，点击确定后在如下界面中单击“click to add test”指定仿真电路图，点击确定，如下图。

 ③配置输出：蒙特卡洛仿真本质上是一种参数扫描，因此需要设置输出为一种标量。例如，在AC结果里，“频率为10hz时的输出增益”是标量，“增益”不是。在tran仿真中，“VOP点在500ns时的电压值”是标量，“VOP电压值”不是。这样，假如经过500run，将得到一个柱状图。

④开始仿真，需要做如下配置 ：

⑤开始仿真/一些可能遇到的问题/如何恢复

 点击绿色按钮即可仿真，如果仿真失败，去②中打开的ADE XL里设置mc模型。

下次仿真时，打开之前的ADEXL view，单击左侧箭头位置，即可调出ADE XL界面以重新设置仿真精度和观测值。

 

三、Calibre xRC介绍

以下内容来源于 svrf manual（standard verification rule format）

3.0 常用的是xRC，主要提取RC参数，还有xL，用于射频中提取电感。

3.1 hcell意为hierarchy cell，定义hcell之后，提取寄生之后会把被定义的cell提取成一个模块，而其他的模块则被提成了散乱的寄生网表。

xcell类似于LVS BOX，意为屏蔽掉寄生提取，定义为xcell的模块将不会被提取寄生。xcell规则文件的写法很简单，例如：

mom35 mom53，这句话即说明，电路里mom35和版图里mom53是对应的，不要提取寄生参数。

另外，需要在PEX规则文件里加入PEX IDEAL CELL YES语句并选择以gate level提取，以使能xcell文件。同时，xcell使用时要同时打开hcell。

3.2 extraction type

常用的类型有，R+C,R+C+CC,C+CC。首先强调，对于MOM的提取寄生，这些都是不靠谱的！具体后面会描述。

R+C+CC将所有的寄生电容，寄生电阻，耦合电容都提取一遍，R+C将耦合电容折算到寄生电容里，怎么折算的呢？将两个端口的寄生直接折算到两个端口分别的对地电容上，这样做问题不大，但是对于一个100f的mom，耦合电容就是100f，折算之后，电容两端凭空多出两个100f的对地电容！C+CC只提取电容，不考虑电阻。MOM的具体提法见第四节。

3.3 PEX option

常用的一些option可以帮助减小网表规模，加速仿真。介绍如下：

reduction ticer：根据手册的描述，该处理对分布式电容进行缩减合并。当然，如果电路的工作频率要求越高，可以缩减的RC就越少。

reduction CC：CC耦合电容的缩减有两种模式，absolute和ratio，前者定义xx fF以下的耦合电容被折算到两端，后者定义为：如果A，B之间电容50f，那么小于50f*ratio的耦合电容将被折算到两端。继续强调，MOM提取时不可用！

reduction analog/digital：指定造成的延迟和噪声小于设定值的RC器件可以被折算。

reduction minCap/minRes：对于电阻，设定小于xx ohm的电阻被合并combine（串并联到集中电阻上），小于xx ohm的电阻被短路short，前者对总体的延迟影响较小；对于电容，不同点在于，小于xx fF的电容将被移出而不是短路，这符合电容容抗的定义，电容越小，越近似于开路。

四、MOM电容阵列的寄生提取

这是一个很失败的二进制电容阵列，单位电容为1f的M3-M5，为了减小走线带来的寄生，采用了M2和M6走线。然而，最大的问题是单位电容之间距离太近，其不可忽视的耦合效果对电容的二进制比例造成了很大影响。

这种结构下，本征电容是不可靠的，R+C也是不可靠的，必须用R+C+CC提取全部的电容，包括电容内部的耦合电容，电容之间的耦合电容。R+C+CC提出的网表格式如下：

两个include部分是寄生参数，然而本征电容还在...比较靠谱的做法是删掉本征即可。

另外，R+C+CC会提取出一个大规模的网表，为了减小电路规模，可以采用3中介绍的减小RES的策略。

在整体电路的仿真中，可以分别提取整体电路和电容阵列的寄生，提取前者时将电容阵列用xcell屏蔽掉并采用R+C提取，提取后者时采用R+C+CC+res reduction，这样能在保证准确度的情况下最大限度的减小仿真规模。