FPGA中BCD码-七段数码管译码器

最新推荐文章于 2024-03-20 21:09:01 发布
最新推荐文章于 2024-03-20 21:09:01 发布
阅读量2.3k 收藏 13
点赞数 4
分类专栏： FPGA 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jk_101/article/details/106920188
版权

        定义输入为indec；输出为decodeout；则代码为：

module    decode4_7(decodeout,indec);

    input    [3:0]  indec;

    output    [6:0]  decodeout;

    reg    [6:0]  decodeout;

always    @(indec)
    begin
        case(indec)
            4'd0:    decodeout = 7'b1111110;
            4'd1:    decodeout = 7'b0110000;
            4'd2:    decodeout = 7'b1101101;
            4'd3:    decodeout = 7'b1111001;
            4'd4:    decodeout = 7'b0110011;
            4'd5:    decodeout = 7'b1011011;
            4'd6:    decodeout = 7'b1011111;
            4'd7:    decodeout = 7'b1110000;
            4'd8:    decodeout = 7'b1111111;
            4'd9:    decodeout = 7'b1111011;
            default: decodeout = 7'bx;
        endcase
    end

endmodule

jk_101
关注
  • 4
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
BCD 码转7 段显示码的程序，通过外部开关控制数码管显示数字0-9
05-01
设计一个完整的组合逻辑电路，并用Quartus 进行综合，用Modelsim 进行仿真，并将综合 的结果下载到实验箱中，测试电路的正确性。 要求：设计一个BCD 码转7 段显示码的程序，通过外部开关控制数码管显示数字0-9，大 于9 时应该无显示。
【Verilog七段译码器】
wszja的博客
03-31 2640
本人只是初学，代码经过实验验证，仅供参考我自己查找模仿编写运行的代码，如有侵权，联系删除。简单的译码器，书上的例题，只是我多设置了一个输出B。
数字逻辑——七段数码管
m0_51320209的博客
08-08 1万+
数字逻辑与部件设计基础实验——七段数码管实验报告
单片机-- 数电（3）
最新发布
2301_81488142的博客
03-20 1867
将二进制代码转化为其他进制的代码。
江西省电子专题大赛考点讲解十一：CD4511 BCD码-七段译码器
嵌入式点灯砖家的博客
04-05 7530
【芯片引脚图】 【芯片功能概述】 CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器其中a b c d 为 BCD 码输入，a为最低位。 LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。 BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。 LE是锁存控制端，高电平时锁存，低电平时传输数据。a～g是
BCD-七段数码管显示译码器
热门推荐
林洋洋博客
10-18 11万+
问题及解决 1.要好好看看工作原理。 2.文件名必须与VHDL文件中的设计实体名保持一致。 总结：我个人感觉操作的规范化比较重要，如果操作不规范不仅使操作步骤繁琐，也有可能带来错误。其次是理解代码含义，了解BCD-七段数码管显示译码器的作用，清楚共阴极，共阳极的差别。应该可以比较顺利完成任务。
Quartus Prime设计BCD码七段数码管显示译码器
m0_70145753的博客
06-02 2751
当输入的BCD码为“0001”，则seg输出“1111001”，即显示1；当输入的BCD码为“0010”，则seg输出“0100100”，即显示2；当输入的BCD码为“0011”，则seg输出“0110000”，即显示3；当输入的BCD码为“0100”，则seg输出“0011001”，即显示4；当输入的BCD码为“1000”，则seg输出“0000000”，即显示8；当输入的BCD码为“1001”，则seg输出“0010000”，即显示9；
FPGA _Verilog HDL_十六进制7段码显示译码器设计实验
Jasmine-Lily的博客
06-26 8413
一、题目 十六进制7段码显示译码器设计实验。 二、源代码 说明：本实验使用的是共阴数码管。 //---------------------------------------------------------------------------------------- // File name: Nixie_tube_disp // Last modified Date: 2020年5月28日10点20分 // Last Version: V1.1 // Descri
实验一 七段数码显示译码器
12-08
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是...
shuma.rar_FPGA C/A码_数码管
09-22
例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平...
EDA实验报告 七段数码显示译码器的设计
05-19
7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制的译码显示，最方便的方法就是...
BCD七段数码管译码器电路图
07-18
BCD七段数码管译码器电路图 分段式显示器(LED数码管)由7条线段围成8型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。 图4 - 17(a)是共阴式LED数码管......
合工大FPGA实验报告（译码器，加法器，投票表决器，巴克码信号发生器，数字钟，状态机实现的ADC0809采样控制电路）
10-23
（1）用Verilog HDL设计一个共阴数码管的译码电路，用case语句描述7段译码器的真值表。 （2）编译、综合、适配、下载，验证结果。 （3）进行功能仿真。 （4）设计提示：建议选实验电路模式6，用数码8显示译码输出...
基于小脚丫FPGA开发板和四位数码管 的数字时钟设计-电路方案
04-22
Ø功能:一个case语句，将输入的四位BCD码转化为七段数码数据； Ø原理:数码管分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳极（COM）需接+5V才能...
QuartusII安装器件库及遇到的问题解决
jk_101的博客
07-03 2万+
最近由于学习soc FPGA，需要Cyclone V的器件，于是就打开自己安装的QuartusII 18.0版本的软件，在器件选择的时候发现没有安装这个器件，于是到Intel FPGA官网去下载器件库，这里给出下载库的地址： 器件库下载地址：https://fpgasoftware.intel.com/?edition=standard 打开网址之后可以根据自己的需求下载需要的所需要的器件库文件，下载器件库文件的时候一定清楚自己安装的是什么类型版本以及版本的QuartusII软件，如图示所示： ..
FPGA中case语句4选1数据选择器
jk_101的博客
05-07 7516
定义输入为in0，in1，in2，in3；片选信号sel；输出为out；则4选1数据选择器代码为： module mux4_1(out,in0,in1,in2,in3,sel); input in0,in1,in2,in3; input [1:0] sel; output out; reg out; always @(in0 or in1 or in2 or in3 or sel) //敏感信号 //或者写成alway
FPGA中同步置数、同步清零的计数器
jk_101的博客
05-12 6261
定义输入为data，load，clk，reset；输出为out；则代码为： module count(out,data,load,reset,clk); input clk,reset,load; input [7:0] data; output [7:0] out; reg [7:0] out; always @(posedge clk) //clk上升沿触发 begin if(!reset)
FPGA中for语句描述的七人投票表决器
jk_101的博客
05-11 4463
定义输出为vote；输出为pass；则代码为： module voter7(vote,pass); input [6:0] vote; output pass; reg [2:0] sum; integer i; reg pass; always @(vote) begin sum = 0; for(i=0;i<=6;i=i+i) //for语句
FPGA调用modelsim进行功能仿真和时序仿真
jk_101的博客
05-25 4117
Quartus II 是一款综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器。如何进行仿真呢？ Quartus 中调用modelsim的流程： 一.设置仿真工具路径 在进行仿真之前，需要进行仿真软件的路径设置，点击Tools->Options，打开界面，点击EDA Tool Options选项，如图所示： 出现了多种工具，一般我们进
Verilog HDL语言编程BCD码七段数码管显示译码器
05-05
以下是一个基于 Verilog HDL 语言编写的 BCD 码七段数码管显示译码器： ```verilog module seven_seg_decoder( input [3:0] bcd_in, output reg [6:0] seg_out ); always @(*) begin case (bcd_in) 4'b0000: seg_out = 7'b1000000; 4'b0001: seg_out = 7'b1111001; 4'b0010: seg_out = 7'b0100100; 4'b0011: seg_out = 7'b0110000; 4'b0100: seg_out = 7'b0011001; 4'b0101: seg_out = 7'b0010010; 4'b0110: seg_out = 7'b0000010; 4'b0111: seg_out = 7'b1111000; 4'b1000: seg_out = 7'b0000000; 4'b1001: seg_out = 7'b0011000; default: seg_out = 7'b1111111; endcase end endmodule ``` 该译码器输入为一个四位的 BCD 码，输出为一个七位的数码管段码。根据输入的 BCD 码，使用 case 语句进行匹配，选择对应的七段数码管的段码输出。其中，default 分支为输入错误时的默认输出，即所有段都不亮。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值