三段式状态机理解浅析

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_43070186/article/details/82085463

关于FSM的写法按照always块的个数来划分可以分为一段式（一个always块）、两段式状态机（两个always块）、三段式状态机（三个always块）。三段式状态机具有以下优点：
（1） 三段式状态机可以清晰完整的显示出状态机的结构，
（2） 可以清晰的将状态图转化为verilog代码，
（3） 代码清晰，降低编写维护复杂度，
这里仅讨论三段式状态机。
下图是状态机的结构图：

状态机结构图
按照三段式状态机进行分析，第一个框图是描述状态寄存器，为时序逻辑，后两个框图描述转移和输出，为组合逻辑。
三段式状态机对应的代码模版：
第一个always块，描述对应当前状态的状态寄存器，非阻塞赋值：

第二个always块，描述下一状态的状态寄存器，阻塞赋值：

第三个always块，描述输出，阻塞赋值：

对于第三个always块，在网上查到有些是使用时序逻辑，非阻塞赋值，使用next_state进行状态判断，对应代码如下：