FPGA开发基础之三段式状态机

已于 2023-02-15 15:04:07 修改
阅读量4.4k 收藏 66
点赞数 5
分类专栏： FPGA 文章标签： fpga开发
于 2023-02-15 15:03:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Daturasee/article/details/129043597
版权

状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，程序的运行其本质也是状态机，根据输入完成输出，得到新的状态。

在平时硬件电路的设计中经常需要用到状态机，例如CPU的取指、译码、执行，这个流程可以使用状态机来控制，相比于流水线能够有效的较少资源的消耗，再或者序列检测上，也可以使用状态机。

状态机有一段、二段、和三段式，三段式的写法复杂些，但是相比于两段式可以使输出信号由寄存器来驱动，能够有效的消除组合逻辑的不稳定与毛刺等隐患。

首先给出三段式状态机的通用形式:

三段式状态机

Mealy型（米勒型）三段式状态机

当前输出与当前状态和输入有关

parameter S0=3'b000,
	state1=3'b001,
	state2=3'b010,
	S3=3'b011;

reg [2:0] current_state;
reg [2:0] next_state;


//在第一个always块中只实现状态的迁移，将第二个always块中计算出的次态在时钟上升沿复制给current_state
always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        begin
           current_state<=0;
           next_state<=0;
        end
    else
        begin
            current_state<=next_state;
        end
end

//在第二个always块中计算next_state,使用组合逻辑来完成
always @(*)
begin
    case(current_state)
    S0:
        if(..) //当然此刻的if判断也能用三目运算法来实现，看上去会更便捷一些:
            next_state=S1;
        else
            next_state=S0;
    S1:
        if(..) 
            next_state=state?;
        else
            next_state=state?;
    S2:
        if(..) 
            next_state=state?;
        else
            next_state=state?;
    S3:
        if(..) 
            next_state=state?;
        else
            next_state=state?;
    default:
        	next_state=S0;
    endcase   
end
//在第三个always块中计算输出,在满足什么情况下输出
always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        begin
           signal_out<=0;
        end
    else
        begin
            if(current_state==state?&&signal_in==?)
                signal_out<=1;
            else
                signal_out<=0;    
        end
end
Moore型（摩尔型）三段式状态机

当前输出仅仅与当前状态有关

parameter S0=3'b000,
	state1=3'b001,
	state2=3'b010,
	S3=3'b011;

reg [2:0] current_state;
reg [2:0] next_state;


//在第一个always块中只实现状态的迁移，将第二个always块中计算出的次态在时钟上升沿复制给current_state
always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        begin
           current_state<=0;
           next_state<=0;
        end
    else
        begin
            current_state<=next_state;
        end
end

//在第二个always块中计算next_state,使用组合逻辑来完成
always @(*)
begin
    case(current_state)
    S0:
        if(..) //当然此刻的if判断也能用三目运算法来实现，看上去会更便捷一些:
            next_state=S1;
        else
            next_state=S0;
    S1:
        if(..) 
            next_state=state?;
        else
            next_state=state?;
    S2:
        if(..) 
            next_state=state?;
        else
            next_state=state?;
    S3:
        if(..) 
            next_state=state?;
        else
            next_state=state?;
    default:
        	next_state=S0;
    endcase   
end
//在第三个always块中计算输出,在满足什么情况下输出
always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        begin
           signal_out<=0;
        end
    else
        begin
            if(current_state==state?)
                signal_out<=1;
            else
                signal_out<=0;    
        end
end

两种三段式状态机的状态图会有区别

测试用例

接下来我们使用具体的场景来介绍两者不同

设计一个状态机，用来检测序列 10111，要求:

1、进行非重叠检测 即101110111 只会被检测通过一次

2、寄存器输出且同步输出结果

信号示意图:

在这里插入图片描述

输入描述：

输入信号 clk rst data
类型 wire

输出描述：

输出信号 flag
类型 reg

首先第一件事就是画出状态转移，在此刻我们一定要注意到，flag是在检测完成的这一个周期拉高的，而不是下个周期

Mealy型（米勒型）状态图——输出与输入和现态有关

这个时候我们来解析这张图

在这里插入图片描述

复位之后当前状态是S0,假设在第一个时钟上升沿之前，data输入1，则通过第二个always组合逻辑块，会计算出next_state=S1,在第一个时钟上升沿，next_state=S1就会被赋值给current_state，也就是说从第一个上升沿之后到第二个上升沿之前，current会一直保持S1的状态。

假设在第一个上升沿之后到第二个上升沿之前，data输入变为了0，那么同理，组合逻辑会计算出新的next_state=S2，在第二个时钟上升沿倘若data不发生变化，则新的next_state会被赋值给current_state,从第二个上升沿之后到第三个上升沿之前，current会一直保持S2的状态。

假设在第二个上升沿之后到第三个上升沿之前，data输入变为了1，那么同理，组合逻辑会计算出新的next_state=S3，在第三个时钟上升沿倘若data不发生变化，则新的next_state会被赋值给current_state,从第三个上升沿之后到第四个上升沿之前，current会一直保持S3的状态。

假设在第三个上升沿之后到第四个上升沿之前，data输入变为了1，那么同理，组合逻辑会计算出新的next_state=S4，在第四个时钟上升沿倘若data不发生变化，则新的next_state会被赋值给current_state,从第四个上升沿之后到第五个上升沿之前，current会一直保持S4的状态。

假设在第四个上升沿之后到第五个上升沿之前，data输入变为了1，此时注意，前面我们谈到过，在这个题目中，在完成序列检测的这一个周期，flag就要拉高，此时我们需要第五个上升沿将flag拉高，因此需要在第三个always语句块中定位到这个时刻，也就是current_state= =S4&&data= =1，这也就是输出和现态以及输入都有关，之后current_state将变为S0,重新进行一轮新的检测。

`timescale 1ns/1ns

module sequence_test1(
	input wire clk  ,
	input wire rst  ,
	input wire data ,
	output reg flag
);


  parameter S0=0,
			S1=1,
			S2=2,
			S3=3,
			S4=4,
			S5=5;
	reg [2:0] current_state;
	reg [2:0] next_state;
  always @(posedge clk or negedge rst)
  begin
	  if(!rst)
	  begin
		current_state<=0;
		next_state<=0;
	  end
	  else
	  begin
		current_state<=next_state;
	  end
  end

  always @(*)
  begin
	case(current_state)
	  	S0:begin
			next_state<=data==1?S1:S0;
	  	end
		S1:begin
			next_state<=data==0?S2:S0;
	  	end
		S2:begin
			next_state<=data==1?S3:S0;
	  	end
		S3:begin
			next_state<=data==1?S4:S0;
	  	end
	  	S4:begin
			next_state<=S0;
	  	end
	  	end
        default:
            nex_state<=S0;
	endcase
  end

  always @(posedge clk or negedge rst)
  begin
	  if(!rst)
	  begin
		flag<=0;
	  end
	  else
	  begin
          if(current_state==S4&&data==1) 
		flag<=1;
		else
		flag<=0;
	  end
  end

endmodule
Moore型（摩尔型）状态图——输出只与现态有关

在这里插入图片描述

Moore型（摩尔型）状态机与米勒型稍有不同，下面我们尝试用摩尔状态机来解决这个问题

倘若在某个时钟上升沿时，当前current_state=S4时，此时若data=1，按照题目的要求，在这个上升沿结束之后flag就应该立刻拉高，而Moore型状态机的输出只与现态有关，在这个时刻current_state=S4,仅仅根据这个条件我们无法判断输出是0还是1，若将flag拉高了，但是data为0，那就是错误的，因此在当前时刻必须结合输入才能得出正确的输出，在下一个时钟上升沿，检测到current_state=S5时才能将flag拉高，这是才是正确的，因此Moore型状态机相比Mealy状态机会延迟一个周期。

代码如下

`timescale 1ns/1ns

module sequence_test1(
	input wire clk  ,
	input wire rst  ,
	input wire data ,
	output reg flag
);


  parameter S0=0,
			S1=1,
			S2=2,
			S3=3,
			S4=4,
			S5=5;
	reg [2:0] current_state;
	reg [2:0] next_state;
  always @(posedge clk or negedge rst)
  begin
	  if(!rst)
	  begin
		current_state<=0;
		next_state<=0;
	  end
	  else
	  begin
		current_state<=next_state;
	  end
  end

  always @(*)
  begin
	case(current_state)
	  	S0:begin
			next_state<=data==1?S1:S0;
	  	end
		S1:begin
			next_state<=data==0?S2:S0;
	  	end
		S2:begin
			next_state<=data==1?S3:S0;
	  	end
		S3:begin
			next_state<=data==1?S4:S0;
	  	end
	  	S4:begin
			next_state<=data==1?S5:S0;
	  	end
	  	S5:begin
			next_state<=S0;
	  	end
        default:
            nex_state<=S0;
	endcase
  end

  always @(posedge clk or negedge rst)
  begin
	  if(!rst)
	  begin
		flag<=0;
	  end
	  else
	  begin
          if(current_state==S5) ,
		flag<=1;
		else
		flag<=0;
	  end
  end

endmodule
修改后的Moore型（摩尔型）状态机

我们可以通过将判断条件改为next_state==S5，这种方式将输出提前一个周期，因为next_state本就是根据current_state和data得出的，所以提前一个周期用也无妨。

`timescale 1ns/1ns

module sequence_test1(
	input wire clk  ,
	input wire rst  ,
	input wire data ,
	output reg flag
);


  parameter S0=0,
			S1=1,
			S2=2,
			S3=3,
			S4=4,
			S5=5;
	reg [2:0] current_state;
	reg [2:0] next_state;
  always @(posedge clk or negedge rst)
  begin
	  if(!rst)
	  begin
		current_state<=0;
		next_state<=0;
	  end
	  else
	  begin
		current_state<=next_state;
	  end
  end

  always @(*)
  begin
	case(current_state)
	  	S0:begin
			next_state<=data==1?S1:S0;
	  	end
		S1:begin
			next_state<=data==0?S2:S0;
	  	end
		S2:begin
			next_state<=data==1?S3:S0;
	  	end
		S3:begin
			next_state<=data==1?S4:S0;
	  	end
	  	S4:begin
			next_state<=data==1?S5:S0;
	  	end
	  	S5:begin
			next_state<=S0;
	  	end
        default:
            nex_state<=S0;
	endcase
  end

  always @(posedge clk or negedge rst)
  begin
	  if(!rst)
	  begin
		flag<=0;
	  end
	  else
	  begin
          if(next_state==S5) ,
		flag<=1;
		else
		flag<=0;
	  end
  end

endmodule

这种方法相比于Mealy机多了一个状态S5

Hwang_shuo
关注
专栏目录
状态机详解（一段式、二段式、三段式）
Jackiezhang1993的博客
12-26 4万+
一、有限状态机FSM（Finite State Machine） 组成元素： 输入、状态、状态转移条件、输出。 可以分为两类： Mealy状态机：时序逻辑的输出不仅取决于当前状态，还与输入有关； Moore状态机：时序逻辑的输出只与当前状态有关。 描述方式： ① 状态转移图：设计分析时使用，工具自动翻译的代码效率不...
Verilog有限状态机三段式描述方法【原创*改进】
weixin_34345560的博客
06-17 6928
1、好的状态机标准 好的状态机的标准很多，最重要的几个方面如下： 第一，状态机要安全，是指FSM不会进入死循环，特别是不会进入非预知的状态，而且由于某些扰动进入非设计状态，也能很快的恢复到正常的状态循环中来。这里面有两层含义：其一要求该FSM的综合实现结果无毛刺等异常扰动；其二要求FSM要完备，即使受到异常扰动进入非设计状态，也能很快恢复到正常状态。 第二，状态机的设计要满足设计的面积和速度...
verilog语言状态机三段式模板(FPGA)
最新发布
jjh135445的博客
08-15 180
【代码】verilog语言状态机三段式模板。
Verilog三段式状态机描述（转载）有自己理解的部分
七水的博客
10-06 4692
Verilog三段式状态机描述（转载）   时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息。 状态机采用VerilogHDL语言编码，建议分为三个always段完成。 三段式建模描述FSM的状态机输出时，只需指定case敏感表为次态寄存器， 然后直接在每个次态的case分支中描述该状态的输出即可，不用考虑状态
verilog语言状态机三段式模板
qq_44757503的博客
10-16 468
verilog语言状态机三段式模板
三段式状态机模板。
blog
01-23 1350
“三段式”状态机的Verilog HDL 代码模板如下： //状态调转 always @(posedge clk) begin if (!rst_n)  state else  state end //下一状态的计算 always @(*) begin         ///原本的always @(state) begin，发现老是调不通，状态不跳转，把state改成*后 就
FPGA 三段式状态机
luoai_2666的博客
04-16 2327
示例： module FSM1( i,clk,rst_n, q ); input i; input clk,rst_n; output reg q; reg [5:0] cstate; reg [5:0] nstate; parameter s0 = 6'b000001; parameter s1 = 6'b000010; parameter s2 = 6'b000100; parameter s3 = 6'b001000; parameter s4 = 6'b010000; parameter
FPGA三段式状态机的思维陷阱
wu_yi_xiang的博客
12-06 7553
原文地址 ： http://archive.ednchina.com/bbs.ednchina.com/BLOG_ARTICLE_3003230.HTM 用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点: 1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护; 2.更符合设计的思维习惯; 3.代码少，比一段式状态机更简洁。   对于第一点，我非
fpga三段式状态机
qq_56016739的博客
04-01 302
利用三段式状态机，本题牛客上最后使用组合逻辑描述输出，博主感觉应该用时序来描述输出。如大家有知道的，望解答。某同步时序电路的状态转换图如下，→上表示“C/Y”，圆圈内为现态，→指向次态。请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。电路的接口如下图所示，C是单bit数据输入端。
三段式状态机理解浅析
jk_101的博客
01-28 1866
版权声明：本文为博主原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接和本声明。 本文链接：https://blog.csdn.net/weixin_43070186/article/details/82085463 关于FSM的写法按照always块的个数来划分可以分为一段式（一个always块）、两段式状态机（两个always块）、三段式状态机（三个always块）。三段式状态机具有以下优点： （1） 三段式状态机可以清晰完整的显示出状态机的结构， （2） 可以清晰的将状态图..
状态机小结
weixin_30568715的博客
08-05 642
1、好的状态机标准 好的状态机的标准很多，最重要的几个方面如下： 第一，状态机要安全，是指FSM不会进入死循环，特别是不会进入非预知的状态，而且由于某些扰动进入非设计状态，也能很快的恢复到正常的状态循环中来。这里面有两层含义：其一要求该FSM的综合实现结果无毛刺等异常扰动；其二要求FSM要完备，即使受到异常扰动进入非设计状态，也能很快恢复到正常状态。 第二，状态机的设计要满足设计的...
FPGA怎么样写好三段式状态机
04-04
状态机有一段式，两段式以及三段式。但是一段式的状态机写起来有时候太冗长，三段的状态机在思路清晰的前提下，可以让代码更加清晰化，可以帮助提高状态机的写法。
菜鸟初入FPGA之状态机的设计
07-20
对于初学者而言，从理解一段式状态机的设计和特点入手，然后逐步学习两段式和三段式状态机的设计方法，是掌握FPGA状态机设计的有效途径。通过具体的代码编写和仿真测试，可以加深对各种状态机设计方法的理解，为解决...
FPGA系统性学习笔记连载_Day16【状态机：一段式、二段式、三段式】 【原理及verilog仿真】篇
ONEFPGA的博客
06-15 1154
再次给出状态机的示意图： 1.1、摩尔型，输出只与状态寄存器的输出状态有关 1.2、米粒型，输出不仅与状态寄存器的输出状态有关，还与组合逻辑的输入有关
（43）FPGA状态机三段式
m0_46498597的博客
11-14 224
（43）FPGA状态机三段式 1.1 目录 1）目录 2）FPGA简介 3）Verilog HDL简介 4）FPGA状态机三段式 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产
FPGA入门教程：三段式状态机在LPC1768中的应用
"这篇教程是关于LPC1768微控制器的基础教学，重点介绍了三段式状态机的设计。同时，该资源与Xilinx 7系列FPGA的基础入门相关，涵盖了Verilog语法、Vivado软件使用等内容。教程旨在帮助初学者快速掌握FPGA编程和...
FPGA状态机三段式
m0_46498597的博客
12-09 310
1.1 FPGA状态机三段式 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA状态机三段式； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASI
FPGA中常用的三段式状态机（含代码）
xiaomi1466的博客
04-18 906
状态机一般在FPGA中使用的是三段式状态机，也就是状态跳转（固定写法，用来驱动状态走起来）、状态如何转移、什么状态下输出什么。
FPGA(三) 三段式状态机
sxy121835的博客
04-16 606
三段式状态机
请给出verilog，三段式状态机模板
05-11
以下是一个简单的三段式状态机的 Verilog 代码模板： ``` module state_machine ( input clk, input rst, input [n-1:0] input_signal, output reg [m-1:0] output_signal ); // Declare state enum typedef enum logic [1:0] { STATE_IDLE, STATE_WAIT, STATE_PROCESS } state_t; // Declare state and next_state variables state_t state, next_state; // Declare state register reg [1:0] state_reg; // Declare output register reg [m-1:0] output_reg; always @(posedge clk or posedge rst) begin if (rst) begin // Reset state and output registers state_reg <= STATE_IDLE; output_reg <= 'b0; end else begin // Update state and output registers based on current state state_reg <= next_state; output_reg <= output_signal; end end always @(*) begin // Set next_state based on current state and input signal case (state_reg) STATE_IDLE: if (input_signal == 'b1) begin next_state = STATE_WAIT; end else begin next_state = STATE_IDLE; end STATE_WAIT: if (input_signal == 'b0) begin next_state = STATE_PROCESS; end else begin next_state = STATE_WAIT; end STATE_PROCESS: next_state = STATE_IDLE; endcase end // Assign output_signal to output_reg assign output_signal = output_reg; endmodule ``` 其中，`n` 和 `m` 分别是输入和输出信号的位宽。在 `always @(*)` 语句块中，我们可以根据当前状态和输入信号来确定下一个状态 `next_state`。在 `always @(posedge clk or posedge rst)` 语句块中，我们可以根据 `next_state` 来更新状态寄存器 `state_reg` 和输出寄存器 `output_reg`。最后，我们使用 `assign` 语句将 `output_reg` 赋值给 `output_signal`。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值