如何根据差分阻抗规格进行设计

差分阻抗的概念和实现有时都会被误解。此外，设计通道以达到特定差分阻抗的方式往往是随意的。有时，我会回顾以前的设计，思考如何设计走线以达到差分阻抗规格，然后我意识到，如果我对差分阻抗有更好的理解，也许我可以做得更好，省去一些麻烦。

差分阻抗的概念本身是一种数学构造，它不能完全捕捉差分走线中每个信号的行为。差分阻抗是另一个重要值奇模阻抗的捷径，反之亦然。那么我们需要设计哪一个，我们如何确保信号在接收器处正确解码？继续阅读以了解什么是差分阻抗，并更深入地了解如何按照差分阻抗规格进行设计以及它对您的设计意味着什么。

差分阻抗定义

差分阻抗与差分信号的基本特性有关。所有差分信号都被接收器组件解释为差分信号（因此得名“差分”）。理解差分信号的一种方法是：它是一种传播的电磁干扰，涉及两个不同的信号，理想情况下是沿着一对走线一起发送。当我们说“电磁干扰”时，我们指的是两条走线周围的电场和磁场分布。毕竟，这就是 PCB 中导体的全部意义所在：引导和传输布局周围的电磁场。

因此，观察这对信号产生的电磁干扰如何沿着两条迹线传播是很有意义的。为此，我们需要：

• 电磁场受到的传输线阻抗
• 该扰动的传播常数

如果您知道其中一个值，那么您就可以算出另一个值。针对特定差分阻抗进行差分设计的目的是确保我们注入通道的电磁场被解释为与通道负载端接收到的电磁场相同（或几乎相同）。

这里有趣的是如何使用每条迹线产生的场。我的意思是，我们关心的是两个信号（它们的场）之间的差异或它们的总和，这取决于接收器的功能。因此，就电报方程而言，我们想要研究这两个信号之间的差异的传播，这是一个数学要求很高的课题，需要定义迹线之间的互电容和互电感。

差分阻抗公式

计算差分阻抗是计算另一个重要量即奇模阻抗的练习。当两条走线作为差分对布线并用差分信号驱动时，单条走线的阻抗将是奇模阻抗值。

 

以奇模阻抗来定义的差分阻抗。

不幸的是，对于差分阻抗，或者更具体地说，奇模阻抗，没有很多好的分析模型。如果你看过 Brian C. Wadell 的《传输线设计手册》，你会发现确定一对微带线的阻抗需要使用 70 个公式（参见第 4.5 节）。这不是印刷错误，计算一对微带线的奇模或偶模阻抗确实需要总共 70 个公式。如果要使用共面排列或非对称走线，则需要更少的公式，但需要评估椭圆积分，这是我从未做过的事情，需要使用 MATLAB 或 Mathematica 之类的应用程序。

您可以直接从麦克斯韦方程式中得到互感或互容，尽管这些结果是许多研究论文的主题，而且结果并不总是那么容易使用。它们往往涉及一组具有多个参数的丑陋差分阻抗公式。这就是为什么您在网上看到的这么多差分阻抗计算器只使用 IPC-2141A 公式，这是一种近似值，具有较少的差分阻抗公式。

您应该使用特征阻抗还是奇模阻抗？

简而言之，奇模阻抗是用于终止的值。关于奇模阻抗，有一点非常重要，我希望我早就告诉你了：

• 走线的奇模阻抗并不总是与走线的特征阻抗相同。

如果反过来，我们可以将上述内容重述如下：

 

• 特定奇模阻抗所需的线迹宽度并不总是与特定特性阻抗所需的线迹宽度相同。

换句话说，信号标准的差分阻抗规格列出了特定的差分阻抗，您需要通过差分设计达到奇模阻抗。因此，接收器处并行端接的引用值通常是奇模阻抗的两倍，但走线的每一端只关心每条走线的奇模阻抗，而不一定是差分阻抗。

根据间距和电介质厚度，您可能能够将特性阻抗线迹宽度设置为接近与奇模阻抗线迹宽度相同的值。

计算宽度和间距

如果您计算达到特征阻抗目标（即50 Ohms ）所需的走线宽度，然后将该宽度插入差分阻抗计算器，您会发现您并不总能得到有用的间距结果；对于非常薄的电介质，间距可能太小（<4 mils）并且可能超出制造能力。相反，对于较厚的电介质，间距可能最终会变得非常大。事实上，在2 层标准厚度 PCB上，微带达到 50 Ohms 阻抗所需的走线宽度在标准芯线上约为 105 Ohms。为了使单条走线的奇模阻抗等于特征阻抗，场求解器将告诉您需要将走线分开很大的距离。如果您使用场求解器，您会发现当间距约为 10 英寸时它可能会停止收敛！显然，这也没用。

一般来说，有许多迹线间距和宽度组合可以让你达到差分阻抗规格。你真正设计的是奇模阻抗，而不是差分阻抗，差分阻抗只是定义奇模阻抗的规格。因此，我们不得不问，在没有公式的情况下，我们如何确定奇模阻抗和客观上“最佳”的迹线宽度和间距组合？

比较差分微带的宽度和间距

为了了解哪种线宽和间距组合能产生所需的差分阻抗，让我们看一些模拟结果。在下面的示例中，我将执行以下过程 

• 计算差分微带对中特定走线宽度所需的走线间距，以达到 100 欧姆差分阻抗的目标差分阻抗。
• 扫描多个电介质厚度值（到微带参考平面的距离）。
• 对于每个电介质厚度值，请注意 50 欧姆特性阻抗所需的走线宽度。

我将在 Altium Designer 中使用Layer Stack Manager执行这些操作，以便用户可以复制它们。在下图中，我展示了不同走线宽度和介电厚度的差分微带所需的一组间距值（下面标记为 H，针对 100 Ohm 差分阻抗目标绘制，Dk = 4.8，不考虑色散或粗糙度）。这里的想法是确定给定宽度所需的间距，目标是达到特定的差分阻抗值。

 

图 1. 间距和宽度值对将在不同厚度的 Dk = 4.8 基板上产生 100 欧姆的差分阻抗。

请注意，为了清晰起见，y 轴采用对数刻度。我们可以为其他 Dk 值和差分对阻抗值生成一组新曲线。这些曲线应说明电介质厚度的作用；随着微带线与其接地平面之间的距离增加，达到 100 欧姆阻抗所需的宽度与间距比对接地距离的依赖性降低（参见 60 mils 和 45 mils 阻抗曲线）。

上面显示的宽度值与 50 欧姆特性阻抗所需的值相比如何？下图显示了这些值。这是一个很好的线性模型，说明了在较宽的走线宽度下发生的饱和；当走线较宽时，宽度与厚度的比率变为恒定。

 

图 2. Dk = 4.8 基板上特性阻抗为 50 欧姆的介电厚度与迹线宽度的关系。

现在，通过上面显示的特性阻抗和迹线宽度/间距对的值，我们可以确定导致 50 欧姆奇模阻抗的迹线宽度也产生 50 欧姆特性阻抗的间距。

 

图 3. 不同厚度的 Dk = 4.8 基板上 100 欧姆差分阻抗的间距和宽度比对。

该图可能看起来很复杂，但解释起来却很简单。每条曲线在 y 轴上与 1 相交处的间距值将导致差分对中的走线宽度等于走线不属于差分对时的走线宽度，同时仍提供相同的阻抗。换句话说，隔离走线和差分对中的走线在每种介电厚度的特定间距值下具有相同的宽度和 50 欧姆的阻抗。

 

不幸的是，奇模阻抗和特性阻抗永远不会相等；这种情况只会在大间距限制下发生，或者当对之间的距离无穷大时才会发生！y = 1 的值是此图上的渐近线。如果电介质很薄（<15 mils），那么对于差分对中给定的走线间距，走线宽度将更接近一致。

举个例子，如果我们取图 3 中的 5 mil 电介质，并计算奇模阻抗的走线宽度，我们将得到 6.184 mil。如果我随后使用它来计算特性阻抗，我将得到 55 欧姆的值，或只有 10% 的偏差。这大约是某些信号标准中可以接受的阻抗偏差的最高限度。例如，USB SuperSpeed 更宽容，允许差分对阻抗（以及奇模阻抗）有较大的变化。

充分利用间距和线迹宽度

您可能想知道，拥有一条适用于特性阻抗和奇模阻抗的单一走线宽度真的那么重要吗？有三个很好的理由：

• 它将设计差分通道的问题从涉及 2 个变量的问题转换为涉及 1 个变量的问题：间距。
• 当您只设计一个适用于差分和单端阻抗的单一走线宽度时，制造商更容易确保受控阻抗。根据设计中的公差，您可能能够使用一个宽度来满足单端和差分规格的公差。
• 您可以在布线差分通道时解耦走线，即使非常靠近接收器，也不必担心反射，因为走线的每一端都将与接收器所见的每个端口的输入阻抗相匹配。

请注意，这在较薄的电介质上更容易，在厚的电介质上，特征迹线宽度和奇模迹线宽度之间的对应程度几乎不一样。如果您想在使用较厚的电介质时有更多回旋余地，您也可以选择共面差分对等替代样式。