Low Power设计中的Retention技术

常规的Low Power设计，都会用到CLK Gating，在模块不工作的时候，关掉CLK。如果对功耗要求更高，则可以使用Power Gating，在模块不工作的时候，直接断掉模块供电。

但是有一个问题：Power Gating确实更省电，但是关掉供电之后，模块想重新工作，就得重新上电。从重新上电到电源稳定，然后再恢复CLK（有的要重新起振PLL），会有很大的delay。而且，采用Power Gating断电之后，模块的信息和数据都会丢失。重新运行必须重新配置。

有没有办法既能省很多电，又能够快速启动呢？ DVFS技术可以做到。所谓DVFS就是动态电压频率调节技术。它并不会给模块断电，而是在模块idle的时候，调低其电压，关掉其CLK，这样可以保证信息不丢失。在模块工作的时候，根据运行负载来动态调节电压和频率。

关于Power Gating，DVFS以及CLK Gating，您可以在我的知乎专栏上看到相关文章，关注作者即可。

那么如果我们又想用Power Gating，又想不丢失信息，从而可以快速启动呢？